JLCPCB 部落格

PCB 材料科學

結構力學與阻抗控制結合：PCB板厚標準、銅厚計算與FR-4疊層實務設計

重點摘要 板厚選型：1.6mm 是最常見的通用規格，但薄型裝置、高層數背板及大功率設備仍需按機構與製程需求選擇其他厚度。 結構剛性：板材抗彎剛度與厚度的三次方相關，板厚小幅下降也可能明顯削弱迴流焊期間的抗翹曲能力。 銅厚配置：0.5oz、1oz 與 2oz 以上銅箔分別適合高密度訊號、一般電源及大電流應用，並會改變總板厚與加工能力。 阻抗控制：微帶線阻抗同時受到介電層厚度、線寬、銅厚及材料介電常數影響，不能只以總板厚判定。 過孔可靠度：板厚增加但鑽孔直徑不變時，過孔縱橫比會升高，孔壁中心的電鍍均勻性與熱循環可靠度也會下降。 在硬體研發流程中，多數工程師會把重心放在電路拓撲、晶片選型與高頻訊號完整性佈線上。然而，當設計進入製板階段，PCB 的物理厚度、金屬層排布及基材選型等基礎參數，往往會成為影響成品良率與長期穩定性的隱藏難點。 板厚選取不只是配合機殼空間的尺寸問題，它會直接影響無鉛迴流焊時的抗翹曲能力、高頻走線的介電層厚度、過孔電鍍成形難度，以及金手指接插件的咬合強度。要同時兼顧電氣性能與結構耐用度，需要從材料力學與製造工藝兩方面規劃疊層。 1.6mm PCB 板厚標準的由來與適用範圍 談到 PC......

Jul 27, 2026

組裝技術

COB板上晶片封裝製程實務：裸晶固晶、打線與封裝可靠度管控

重點摘要 固晶材料：銀粉導電環氧膠、金錫／金矽共晶與納米金屬燒結各有不同的導熱、導電及製程特性，選型會直接影響晶片溫升與壽命。 熱阻控制：固晶層厚度、材料導熱係數與有效貼合面積共同決定熱阻；氣泡與空洞會縮小傳熱面積並形成局部熱點。 打線品質：球焊與楔焊的材料、接合方式、線弧方向性及間距能力不同，需按晶片密度、電流與封裝厚度選擇。 封裝可靠度：Dam-and-Fill 圍堰填充可保護裸晶與金線，而膠材流變性、填料比例及熱膨脹係數匹配是降低應力的關鍵。 量產良率：多顆裸晶與大量打線會放大整板失效風險，必須在固晶、打線及封裝前設置分段檢測。 隨著可穿戴裝置、微型感測器、醫療晶片及 Mini／Micro LED 顯示產品持續小型化，傳統 BGA、QFN 等帶外殼封裝元件，容易受封裝本體體積、寄生電容與熱阻限制，難以滿足更高密度與更薄結構的需求。 板上晶片（Chip-on-Board，COB）技術直接省去標準封裝外殼，把未封裝裸晶固定在基板上並完成電路連接，可大幅縮減整體尺寸，已成為微型電子設備的重要製程方案。然而，COB 同時把半導體固晶、打線與封裝可靠度問題集中到 PCB 上，每一道製程都需要精準控制。......

Jul 27, 2026

可製造性設計

SMT批量生產PCB拼板設計、分板工藝與良率改善實務

重點摘要 拼板尺寸：需同時符合印刷機、貼片機及迴流爐的輸送範圍，並兼顧板材利用率與板面剛性。 單板排布：同向矩陣與正反面鏡像拼板各有適用場景，合理排布可縮短換線時間並平衡迴流熱負荷。 分板工藝：V-Cut邊緣整齊但分板應力較集中；郵票孔適合異形板，但需處理分板後的邊緣毛刺。 翹曲控制：正反面銅箔分布不均、工藝邊過窄及連接橋剛性不足，都可能引發翹曲、震動及貼片偏移。 量產檢查：完整基準點、定位工藝孔及分板禁布區，是提升SMT批量生產良率的重要基礎。 電路板完成電路、阻抗及訊號完整性設計後，若要投入全自動SMT產線批量生產，第一項需要處理的製程設計就是PCB拼板設計。許多研發人員只關注電路功能，忽略拼板佈局，後續容易出現貼片偏移、迴流翹曲、分板元件碎裂及產線稼動率偏低等批量不良。 合理的拼板方案可以同時提升板材利用率、穩定貼片吸嘴的行走路徑、平衡迴流爐內熱負荷，並直接改善整線生產良率。因此，拼板並非單純複製單板，而是連接PCB設計與SMT量產的重要製程工程。 拼板尺寸與單板排布的產線約束 設計拼板時，需要同時兼顧機台傳送極限與板材利用效率，主要分為拼板外框尺寸及內部單板陣列排布兩部分。 拼板尺寸上下限......

Jul 27, 2026

品質與可靠度測試

PCB高密封裝微觀失效與可靠度排查完整實務

重點摘要 光學檢測盲點：AOI適合識別板面缺陷，但無法直接觀察BGA、QFN等封裝底部焊點及板材內層微裂。 分層核心成因：環氧樹脂、玻璃纖維與銅箔的熱膨脹係數不匹配，會在迴流焊及溫度循環中累積界面剪切應力。 標準排查順序：應遵循由外至內、先無損後破壞的原則，依序進行電氣定位、C-SAM、微切片、SEM及EDX分析。 微觀判定重點：需檢查焊點氣孔、裂紋、界面剝離、IMC厚度及黑墊腐蝕等失效特徵。 量產預防策略：透過冷熱衝擊與高溫高濕偏壓測試，提前暴露焊點疲勞、過孔銅斷裂及層間絕緣劣化問題。 進行高層數、HDI高密度電路板研發與量產時，即使前期設計及製程全部依照規範執行，產品經過長時間高低溫、振動及篩選測試後，仍可能出現無規律斷訊故障。這類問題通常不是外觀可見的燒蝕損傷，而是板材內層或焊點介面產生肉眼難以察覺的微裂與分層缺陷。 隨著BGA、QFN及CSP微型封裝普及，線路與孔徑尺寸縮小至微米等級，不同材料之間熱膨脹差異形成的內應力也會被大幅放大。設備出現間歇性通訊異常時，若要快速定位真實失效源，必須結合材料熱力學、電氣定位、無損掃描及分層拆解檢測手段。 常規光學檢測存在天然盲點 產線一般依靠AOI自動......

Jul 27, 2026

鋼網技術

觸碰01005的工藝邊界：高密度SMT鋼網開孔設計與印刷流體力學剖析

重點摘要 良率核心：SMT生產中的橋連、虛焊、錫珠與元件立碑，往往與鋼網開孔設計及錫膏印刷參數不匹配有關。 尺寸門檻：鋼網厚度必須同時滿足長寬比與面積比要求；01005、008004及0.3～0.4mm間距封裝已接近傳統印刷製程邊界。 開孔設計：0402/0201片阻電容可採倒房型或領結型開孔，QFN/MLF散熱焊盤則適合網格分割開窗。 孔壁處理：電解拋光與奈米疏水塗層可降低孔壁附著力、改善錫膏釋放，並延長鋼網清潔週期。 印刷參數：刮刀速度、下壓壓力與鋼網分離速度必須配合錫膏觸變特性同步調校。 現在電子產品朝小型化與高密度發展，SMT生產良率高低，很大程度取決於錫膏印刷這道首要工序。業界實際統計顯示，超過六成焊接不良，包括橋連、虛焊、錫珠與元件立碑等，根源都可能來自鋼網與印刷參數搭配不當。隨晶片尺寸從0402、0201一路縮小至01005、008004，鋼網開孔能容納的錫膏體積持續壓縮，製程難度也來到流體印刷的臨界邊界。若要系統化排查問題，可延伸閱讀錫膏印刷缺陷及預防方法。 鋼網是將錫膏轉移至PCB焊盤的關鍵治具，其材質厚度、開孔外形與孔壁光滑度，配合印刷機台運行參數，會直接影響產線直通率。要穩定......

Jul 27, 2026

佈局指南

PCB 佈局降低雜訊與 EMI 完整指南

重點摘要 EMI 來源：EMI 源自結構與佈局缺陷。回流路徑不良、參考平面中斷及迴路面積過大，都會形成天線結構並輻射不必要的能量。 迴路面積至關重要：在訊號層旁配置完整接地平面，以縮小電流迴路面積，是降低 EMI 最有效的單一方法。 元件配置決定雜訊：元件配置會在走線前先決定電流迴路。應依電源、類比、數位及射頻功能分區，隔離類比與數位電路，並讓雜訊源遠離敏感電路。 接地與電源完整性：連續接地平面、電源與接地層間距緊密且經過最佳化的電源配送網路（PDN），以及位置正確的去耦電容，是低雜訊設計的基礎。 進階抑制方法：對要求嚴格的應用，可使用屏蔽（λ／20 開孔規則）、濾波器（鐵氧體磁珠、共模扼流圈），以及搭配 RC 緩衝電路的閘極驅動控制，進一步抑制 EMI。 電子設計經常是一場對抗無形力量的戰鬥。即使電路圖完美無缺，電路板的實體實作仍可能引入複雜的電磁干擾（EMI）。 在專業製造領域中，EMI 是原因，雜訊則是結果。EMI 是不必要能量的傳播，雜訊則是這些能量造成的訊號失真或時序抖動。多數系統雜訊都源自設計初期的不當佈局決策，因此 PCB 佈局是抵禦 EMI 的第一道防線。 這也說明了瞭解如何透過 ......

Jul 17, 2026