初學者應避免的 5 個常見 PCB 設計錯誤

最初發布於 Jan 03, 2026, 更新於 Jan 07, 2026

1 分鐘

然而，在科技與科學領域中，有許多藝術的空間；我們在設計時實際上是在創作藝術，這是真的！一種需要大量數學與物理現象的藝術。今天，我們將討論一種類似的藝術，也就是 PCB 設計。每位電子工程師最終都希望將電路實現在 PCB 上來解決特定問題。因為它在電子領域非常普遍，JLCPCB 團隊開始了這些教育部落格。今天，在本指南中，我們將探討一些在PCB 設計中新手常見且應避免的設計錯誤，並深入了解背後的科學原理。

1. 規劃不良與元件擺放不當

如今，由於裝置的高度整合，我們使用包含數位與類比部分的混合訊號系統。類比部分速度較慢但易受雜訊影響；另一方面，數位部分以高頻運作，成為雜訊的主要來源。因此，在設計此類混合訊號電路時，我們應遵循設計規則。將數位與類比部分至少分開 20H，其中 H 為兩層 L1 與 L2 之間的距離。分開擺放可降低雜訊，並避免其他層的走線交叉。不良的擺放會增加走線長度（更高的損耗與 EMI）並惡化散熱，也使電源佈線變複雜，並經常在佈線時被迫使用許多過孔與跨接。

如何避免：

將功能區塊（電源、類比、數位、RF）分組並朝向，使相關接腳之間的連線最短。
對混合訊號使用 20H 法則。
預留測試點、燒錄接頭與極性標記空間。

2. 忽略電源分配與去耦

電源完整性是多層 PCB 中最重要的因素。如果電源供應出現錯誤或雜訊，產品的品質與性能可能受損。電源供應失敗的兩個主要原因可能是去耦電容的擺放與分配。電源分配問題通常是由於走線寬度不當；細的 VIN/VOUT 走線會發熱並在負載下產生電壓降。通常，在電源供應中使用不同值的去耦電容來消除高頻與低頻雜訊。以下是改善 PCB 電源完整性的建議步驟。

如何避免：

對大電流網路使用寬走線或專用電源層。在四層板中，可將內層一層專用於接地，另一層用於電源。
在每個電源接腳旁放置至少一顆 0.1 μF 陶瓷去耦電容。在調節器附近增加 1 μF–10 μF 的 bulk 電容。盡可能縮短走線（毫米級，而非公分級）。
使用鐵氧體磁珠或 LC 濾波器隔離雜訊區域（例如從切換式調節器到類比電路）。

3. 訊號完整性差：阻抗、回流路徑與串擾

初學者將高速訊號像其他走線一樣在任意層隨意佈線，突然的層切換與長殘段。他們也會分割平面而不處理回流路徑。我們逐一說明。如果兩條線的阻抗不匹配，訊號會在不連續端反射，產生阻抗不匹配。這通常發生於過孔、走線中斷與訊號路徑中的元件擺放。串擾是由訊號磁場與其他走線磁場重疊所致。回流路徑則是將訊號接地並完成從產生到匯流排的路徑所需。這些都是決定 PCB 訊號完整性的因素。

以下為避免準則：

預先規劃疊構。一般設計可使用四層疊構（頂層訊號 / GND / PWR / 底層訊號），使每條高速走線都有靠近的參考平面。
對高速走線使用受控阻抗（單端 50 Ω，差分約 100 Ω），並將差分對以固定間距一起佈線。
避免在訊號下方分割接地平面；訊號的回流應連續且直接在走線下方。若必須分割平面，則佈線時應避免迫使回流電流越過間隙。
對 RF/高速走線使用 45° 彎角與柔和曲線，而非 90° 轉角。

4. 熱與功耗散逸疏忽

初學者依賴銅箔或小型銅墊，而沒有熱過孔或適當散熱片。因此 IC 運作更熱，可能降額或失效。

如何避免：

找出熱源（功率 MOSFET、線性調節器、處理器）。在電源 IC 或 BGA 下方提供足夠的銅面積與熱過孔，將熱量傳導至內層平面。
在需要處使用熱釋放，但避免將散熱墊完全與平面隔離。對 BGA，在焊墊下方放置熱過孔陣列，並確保若製程需要則將其塞孔或覆蓋。
若散熱超出銅平面可處理範圍，則增加散熱墊與散熱片安裝。快速估算熱量（功率 × 熱阻）以檢查溫度。

5. 未考量可製造性設計

乾淨的電路圖與完成的 GERBER 並不保證 PCB 可製造。常見問題可能是錯誤的封裝與絲印覆蓋焊盤。有時我們還需檢查缺少基準點與波峰/手焊間隙不足。PCB 工廠可能拒收檔案，重工耗時費錢，組裝失敗，除錯痛苦。

如何避免：

使用來自供應商或函式庫的驗證過封裝，並始終檢查資料表是否與元件參數匹配。
增加基準點、錫膏開口，並保持元件間距與貼片機相容。
BOM（物料清單）應與擺放檔案一同提供。

結論：

至此，初學者指南已結束，我們學到了很多該做與不該做的事。我樂於根據回應繼續分享。更多 PCB 與電路圖相關文章，請參見 JLCPCB 部落格。PCB 上的每一條走線都應經過計算，例如電源走線以提升電流承載能力，訊號走線以減少反射。本指南將幫助你更深入理解 PCB 電路設計的諸多因素。