在 PCB 上設計天線：從初學者到進階的完整指南
1 分鐘
- 認識 PCB 天線
- PCB 天線的類型
- 4. PCB 天線設計基礎
- 6. 初學者設計步驟
- 設計範例：2.4 GHz PCB 天線
- PCB 天線設計最佳實踐
- 進階概念（簡介）
- 結語：
- 常見問題：
在無線連接普及的今日，體積小、價格親民且可靠的天線需求前所未見。天線是電磁波原理的實體實踐，能為各種無線應用收發訊號。儘管相關理論與實驗研究眾多，實際商品化並廣泛採用的設計卻寥寥無幾。
在各種選擇中，印刷電路板（PCB）天線已成為現代裝置的實用方案。將天線直接嵌入電路板，可縮小系統尺寸、降低成本，並省去外部天線模組。這種整合特性使 PCB 天線特別適用於 Wi-Fi 系統、IoT 與 BLE 模組及穿戴式裝置等小型電子產品。本指南將介紹PCB 天線的基礎知識、各種類型、設計考量、最佳實踐，以及進階主題，助您提升天線設計技能。
認識 PCB 天線
PCB 天線是在電路板上形成的金屬走線，用於收發電磁訊號，並設計成在特定頻率或頻段諧振，使裝置得以無線通訊。
PCB 天線的主要優點：
- 低成本（無需額外製程，僅需 PCB 蝕刻）
- 體積小且易整合
- 高可靠性（無活動或可拆零件）
- 可依應用需求客製
然而，PCB 天線對佈局、接地層與零件擺放相當敏感，需謹慎設計。
PCB 天線的類型
1）倒 F 天線（IFA）
最受歡迎的小型天線之一，彎折結構可節省空間，適用於單頻段，常見於藍牙、Wi-Fi 與行動裝置。體積小、易匹配，但頻寬窄。
紅色：頂層 藍色：底層
注意：上圖白色區域內的 PCB 底層不可鋪銅。
2）蛇形天線
將較長導電路徑折疊成較小面積，適用於 PCB 空間有限但需維持電氣長度的場合。
3）單極與雙極天線
- 單極：單一導體對應接地層。
- 雙極：兩導體朝相反方向延伸。
兩者差異主要在接地層，結構簡單易調，但面積較蛇形大。
4）環形天線
- 導電環結構，輻射磁場。
- 適用於 NFC 與 RFID。
環形天線符號：
優點：短距離效率高。
缺點：不適合遠距。
3.5 貼片天線
- 金屬貼片與接地層間以介質隔開的平面結構。
- 常用於 GPS。
優點：指向性輻射、體積小。
缺點：頻寬窄。
快速比較表：
4. PCB 天線設計基礎
著手設計前，需先了解影響性能的主要因素。
1. 諧振頻率
天線應在所需頻率附近諧振，由電氣長度決定，受以下因素影響：
- 走線長度
- PCB 介電常數（εr）
- 天線幾何形狀
2. 阻抗匹配
多數 RF 電路以 50 Ω 特性阻抗 運作，不匹配會造成反射、降低效率。可透過以下方式匹配：
- 匹配網路（電容、電感）
- 調整走線尺寸
- 微調接地層
3. 接地層
PCB 天線效率與接地層尺寸及幾何形狀密切相關。
- 過小：效率降低
- 過大：頻率偏移
- 天線下方不可有切割或貫穿孔
4. 基板材質
FR-4 最常用；若頻率高於 3 GHz，建議選用 Rogers 等低損耗板材，以減少衰減並保持介電特性穩定。
5. 走線寬度與形狀
走線寬度 影響阻抗與電流分布，可透過計算工具或 ADS、CST 等模擬軟體決定最佳幾何。
6. 初學者設計步驟
步驟 1：確認需求
- 運作頻率
- 頻寬
- 可用空間
- 法規要求
步驟 2：選擇天線類型
依應用與空間挑選最合適的幾何。
步驟 3：選板材
一般應用可用 FR-4，高頻設計則選 Rogers 或同級材料。
步驟 4：初步佈線
依計算長度繪製天線形狀。
步驟 5：加入接地層與饋線
天線周圍淨空，饋線依 RF 設計規範佈線。
步驟 6：模擬
用電磁模擬工具驗證性能。
步驟 7：打樣與測試
以 VNA 量測並調整。
設計範例：2.4 GHz PCB 天線
假設我們要為 IoT 裝置設計藍牙天線。
1）設定頻率
- 目標 2.4 GHz（Wi-Fi / 藍牙頻段）。
- 約需 31 mm（λ/4）。
- λ = c/f = 3×10⁸/2.4×10⁹ = 125 mm。
2）選擇類型
常見選擇：
- 倒 F 天線（IFA）
- 蛇形單極
- 印刷雙極
此處選 IFA，體積小、BLE/Wi-Fi 常用且易匹配。
3）計算初始尺寸
- 長度 ≈ λ/4 = 31 mm，因 FR4（εr=4.2）可再短。
- 有效長度約 15–20 mm，視佈局而定。
- 線寬 1–2 mm，兼顧機械強度。
4）於 PCB 工具繪製
- 將天線擺放於板邊以利輻射。
- 自 RF IC/連接器拉出 50 Ω 饋線（1.6 mm FR4 上約 1.2 mm）。
- 預留匹配網路（2–3 焊盤，先焊 0 Ω，後續替換 L/C）。
5）接地與淨空
- 饋線下方保留接地，天線下方淨空。
- 天線周圍淨空 5–10 mm 以提升效率。
6）調諧
- 以 VNA 量測原型。
- 微調長度、修剪銅箔或更換 L/C。
完成天線佈局後，將 Gerber 上傳至 JLCPCB，數分鐘即可線上報價，快速取得實物驗證。
PCB 天線設計最佳實踐
1. 天線區域淨空：天線下方及周圍勿擺放零件、走線或銅箔。
2. 注意饋線：RF 饋線需控制阻抗（通常 50 Ω）。
3. 優化接地層：RF 電路下方鋪地，天線輻射區下方淨空。
4. 調諧與原型：預留測試焊盤與匹配元件，便於實測調整。
5. 遠離雜訊源：與高速數位線及開關電源保持距離，避免干擾。
6. 製作前模擬：先用電磁模擬工具確認設計再下單。
進階概念（簡介）
- MIMO 天線設計－Wi-Fi 6 與 5G 多通道平行資料流。
- 波束成形－調幅調相以集中能量。
- 多頻天線－單一結構涵蓋多頻段。
- 天線分集－多組天線提升多路徑環境可靠度。
這些議題需深入了解 S 參數、RF 模擬與高階疊構。
結語：
PCB 天線是現代無線裝置的關鍵，提供小巧、可靠且經濟的通訊方案。設計時需嚴謹佈局、實測並掌握RF 原理。無論初學者學習單極與 IFA，或進階探索波束成形，精通 PCB 天線設計將開啟無限創新可能。
常見問題：
1. 設計 PCB 天線時需考慮哪些因素？
關鍵因素包括：
- 運作頻率與目標頻寬
- 天線類型（單極、雙極、貼片、倒 F 等）
- PCB 材料與介電常數（Dk）
- 接地層尺寸與形狀
- 阻抗匹配與饋線設計
- 淨空區以降低干擾 這些皆直接影響性能、效率與訊號強度。
2. 最常見的 PCB 天線類型有哪些？
常見類型：
- 單極天線－簡單小巧
- 雙極天線－輻射圖對稱
- 貼片天線－廣用於 GPS、Wi-Fi、IoT
- 倒 F 天線（IFA/PIFA）－省空間且多功能
- 蛇形天線－適合空間受限設計 選擇取決於應用、尺寸限制與頻率。
3. PCB 材料特性如何影響天線性能？
材料決定介電常數（Dk）、損耗角與厚度，進而影響傳播與效率。
- FR4 成本低，但高頻一致性較差。
- Rogers 或 PTFE 基材在高頻表現更佳，可減損耗並提高效率。
4. 如何確保阻抗匹配？
良好匹配可降低反射並提升功率傳輸，方法包括：
- 調整饋線寬長
- 加入匹配電容/電感
- 使用短截線或平衡器
- 以 RF 工具模擬與測試 理想天線在工作頻率之反射損耗（S11）應低於 -10 dB。
5. JLCPCB 可生產 RF/天線 PCB 嗎？
可以。JLCPCB 提供高品質 RF/天線 PCB 製造，含 Rogers 等高頻材料，具精密線寬、阻抗控制與快速打樣，從概念到量產皆可支援。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......