如何在 EasyEDA 中從零開始繪製電路圖
1 分鐘
- EasyEDA 簡介
- 如何在 EasyEDA 從零畫原理圖 – 以 CN3058E 為例
- 在 EasyEDA 開新專案
- 一般畫圖流程:
- 建立原理圖
- PCB 佈線要點:
- 結語:
今天,我們將從零開始設計一個電路,我會展示整個繪製原理圖的流程。在 EasyEDA 中,你可以遵循哪些注意事項與設計策略,讓你的 PCB 看起來專業又出色。我們要設計的是一塊充電器板,難度中等。過程中會先讀取 datasheet,挑選所需元件,再依邏輯完成電路。我將帶你走一遍我個人設計 CN3058E 鋰鐵磷酸電池充電器(含保護)的流程,從最初構想到最終原理圖與 PCB,全部在 EasyEDA 完成。
EasyEDA 簡介
談到電子電路設計,最受歡迎的線上工具之一就是 EasyEDA。這套免費雲端平台讓工程師、業餘玩家與學生都能在瀏覽器內完成繪圖、模擬,甚至直接設計印刷電路板。
與傳統需安裝的軟體不同,EasyEDA 完全線上運作,協作與專案分享更簡單。不論你是剛玩 Arduino 的新手,還是準備量產 PCB 的專業人士,EasyEDA 都能輕鬆上手。
什麼是 EasyEDA?為何選它?
EasyEDA 是整合式設計環境,支援:
- 原理圖繪製 – 從零畫出電路圖。
- 電路模擬 – 打樣前先用虛擬方式驗證。
- PCB 佈線 – 將原理圖轉成電路板。
- 一鍵下單 – 直連 JLCPCB 生產。
主要優點:
- 免費使用,另有進階付費功能。
- 有網路就能開工。
- 元件庫豐富。
- 與 PCB 製造、貼裝無縫整合。
如何在 EasyEDA 從零畫原理圖 – 以 CN3058E 為例
CN3058E 是專為 3.6V/3.7V 鋰鐵磷酸電池設計的線性充電 IC。從 datasheet 可知其充電曲線為恒流/恒壓(CC/CV),8-pin 封裝,可外接電阻設定充電電流。因封裝小、散熱有限,電流需壓在 1A 內。另有充電與充飽指示,以及電池溫度監測。上方為 datasheet 提供的參考電路,我依需求稍作調整。
在 EasyEDA 開新專案
步驟 1:建立專案
- 登入 EasyEDA。
- 點 New Project → 命名「CN3058E LiFePO4 Charger」→ 加入簡短描述。
步驟 2:準備元件庫
- 在 EasyEDA 元件庫搜尋 CN3058E。
- 加入周邊元件:電阻、電容、LED、USB Type-C 連接器。
- 若缺零件,可從 LCSC 匯入腳位或自建符號。
EasyEDA 與 JLCPCB 無縫整合,原理圖與 PCB 完成後可一鍵下單,節省時間、降低錯誤,讓設計從概念到實物一路順暢。
一般畫圖流程:
1. 接線
用「Wire」工具依原理圖連接接腳。
2. 命名網路
給網路貼標籤,如 VIN、VBAT、GND,方便追蹤。
3. 加入電源符號
放置 VCC 與 GND 符號標示電源軌。
4. 元件編號
點 Annotate 自動給 R1、C1 等編號。
5. 電氣規則檢查 (ERC)
執行 ERC,找出未連接或錯接的腳位。
建立原理圖
元件齊備後,我分 4 大區塊連接:
1) 輸入區:
即電源輸入,我採用 5V 供電,以 USB Type-C 取得。CC1、CC2 各接 5.1kΩ(R6、R7)以正確識別 Type-C。另留焊盤供外接電源。
2) 充電控制器 (CN3058E):
為充電核心。我重繪並用標籤與網路整齊連接各區塊。例如 VIN 接到 CN3058E 第 4 腳。ISET 電阻(R2)設定充電電流,現用 1.5kΩ 得 600mA。BAT 腳輸出穩定電壓給電池。本次單顆電池且環境溫和,故省略 TEMP。VIN 旁放 C1、C4、C5 做退耦;電池端放 C5、C6、C7。輸出用 10µF 保穩定,另並 100nF 與 1µF 抑制雜訊。
3) 指示燈:
簡單 LED 顯示充電狀態(LED1 充電中,LED2 已充飽)。
4) 輸出:
VBAT 為 IC 輸出,接至排針供外接電池。完整原理圖如下,至此原理圖階段完成,可進入 PCB 設計。
PCB 佈線要點:
本文聚焦原理圖,但仍分享高效 PCB 技巧,並附 PCB 視圖:
- CN3058E 靠近輸入與輸出電容,縮短走線。
- USB Type-C 差分線儘量短。
- 電池與 VIN 走線加寬,以承受充電電流。
- 指示 LED 放板邊,方便觀看。
結語:
我們已在 EasyEDA 完成 CN3058E 鋰鐵磷酸電池充電器(含保護)的從零設計。步驟清楚後其實相當簡單,從建立原理圖到下單 PCB,重點是遵循 datasheet、選對封裝,並用規則檢查把關。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......