理解PCB設計中的類比與數位接地
1 分鐘
在進行印刷電路板(PCB)設計時,正確的接地對於確保訊號完整性、降低雜訊和維持可靠性能至關重要。PCB佈局中常用的兩種接地層是類比接地和數位接地。本文將探討類比接地和數位接地的區別、它們在PCB設計中的重要性以及實施的最佳實踐。
1. 類比接地 vs. 數位接地
類比接地和數位接地在PCB設計中具有不同的用途,通常會分開以防止類比和數位訊號之間的干擾。
類比接地:類比接地專用於處理連續、變化且低速訊號的類比元件和電路。類比接地對於維持訊號保真度、降低雜訊和保持類比量測的準確性至關重要。類比接地通常與數位接地分開,以防止數位(高速)雜訊污染和影響類比訊號。
數位接地:數位接地專用於處理二進位、開關訊號的數位元件和電路。數位接地對於為數位訊號提供參考點、管理開關雜訊以及防止數位電路中的接地迴路至關重要。與類比接地類似,數位接地通常與類比接地分開,以最大限度地減少類比和數位訊號之間的干擾。
2. 接地層佈局
在PCB設計中,類比和數位接地層通常以銅箔層的形式實現在PCB基板上。
這些接地層為回流電流提供低阻抗路徑,並作為訊號傳播的參考平面。
● 分離:類比和數位接地層應在PCB佈局上實體分離,以最大限度地減少類比和數位訊號之間的耦合。這可以通過分別佈線類比和數位接地走線,並為電路板的類比和數位部分使用獨立的接地層來實現。
● 連接:雖然類比和數位接地層保持分離,但它們必須在單一點連接,稱為「星狀接地點」或「接地點」。此連接確保了類比和數位電路之間的共同參考電壓,並防止接地迴路。
3. 元件佈局
PCB佈局上類比和數位元件的放置對於最小化雜訊和干擾至關重要。
● 分離:類比和數位元件應在PCB上實體分開,以防止類比和數位訊號之間的耦合。這種分離有助於減少串擾和干擾,確保類比和數位訊號的完整性。
● 方向:在放置元件時,應注意走線和接地層的方向,以最小化迴路面積並減少電磁干擾(EMI)。保持走線簡短直接有助於最小化訊號失真並提高訊號完整性。
4. 訊號隔離與濾波
除了實體分離之外,還可以採用訊號隔離和濾波技術來進一步減輕類比和數位訊號之間的干擾。
● 隔離:可以使用屏蔽、隔離變壓器或光耦合器等技術,將敏感的類比元件或電路與嘈雜的數位元件隔離。
● 濾波:加入被動和主動濾波元件,如電容器、電感器和磁珠,有助於抑制類比和數位訊號線上的雜訊和干擾。
5. 測試與驗證
PCB設計完成後,必須進行徹底的測試和驗證,以確保類比和數位訊號的完整性。
● 訊號完整性分析:使用示波器、頻譜分析儀和網路分析儀等工具,可以幫助分析訊號品質、識別雜訊源,並優化PCB佈局以改善訊號完整性。
● 接地檢查:在類比和數位接地層之間進行連續性檢查和阻抗量測,有助於確保正確接地並最大限度地減少接地迴路效應。
結論
在PCB設計中,類比和數位電路的分離與正確接地對於維持訊號完整性、最小化雜訊和確保可靠性能至關重要。通過理解類比接地和數位接地的區別、實施接地層佈局和元件放置的最佳實踐,以及採用訊號隔離和濾波技術,設計人員可以在其PCB設計中實現最佳性能。
總之,在PCB設計中正確實施類比和數位接地,對於在電子系統中維持訊號完整性、最小化雜訊和確保可靠性能至關重要。通過遵循最佳實踐並採用適當的設計技術,設計人員可以優化其PCB佈局的功能和性能。
持續學習
高速PCB阻抗控制:從設計到量產的關鍵細節
做高速PCB設計這麼久,最深刻的體會就是:阻抗控制不是加分項,是高速電路能不能正常跑起來的門檻,沒做好阻抗,後面調訊號、修bug都是白費力氣。 一、為什麼高速電路一定要控阻抗? 低頻電路設計中,僅需考量導線的電阻參數,信號傳輸速率較低,傳輸過程通常具備較高穩定性。進入高速電路設計範疇後,信號波長與走線長度處於相近量級,傳輸線上的電磁波對路徑中的任何不連續結構均會產生顯著響應。 阻抗不匹配所引發的信號反射,其物理機制與光線在空氣與水兩種介質交界面處的折射、反射現象一致。高速信號經過過孔、地平面分割、線寬突變等阻抗不連續節點時,會產生能量反射,反射波與原始信號疊加後,將直接造成邏輯判決錯誤、信號邊沿抖動等失效現象,即便完成電路板焊接裝配,也無法實現正常功能。 PCB阻抗控制的核心要義,是保障信號從發射端到接收端的整個傳輸通路上,特徵阻抗始終保持連續一致,避免傳輸路徑中出現阻抗突變。 圖1.PCB 受控阻抗傳輸線模型剖析圖 (Microstrip vs. Stripline) 二、業界默認標準:50Ω單端與100Ω差分 高速 PCB 設計規範中,單端傳輸線 50Ω、差分傳輸線 90Ω/100Ω 的阻抗取......
高速剛性 PCB 設計中的訊號完整性實用指南
我們經常提到訊號完整性這個詞,它到底是什麼?是與訊號參數有關,還是與系統參數有關?簡單來說,當訊號沿著導線或傳輸線傳送時,某些參數會在發送端與接收端之間發生變化。對於高速訊號,訊號損耗會更嚴重,導致資料遺失與訊號損壞的問題。那麼,哪種訊號會受到干擾,又是如何被改變的呢?我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。 接著回答第二個問題,是哪種訊號:基本上,在高頻情況下,應該是高速切換的 0 與 1。如果任何 0 變成 1,或 1 變成 0,就會發生資料遺失。是的,也有一些錯誤修正碼技術,但那是另一個主題了。為了解決這個問題,我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性,這也能減少訊號中的寄生效應。在本文中,我們將探討訊號完整性的基礎、佈線策略,以及如何徹底解決或消除這些問題。 訊號完整性基礎: 走線在低頻時只是簡單的連線,但在高頻時,這些相同的走線會變成傳輸線,導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊,就必須維持適當的訊號完整性。 電路板上的訊號品質可能因多種因素而劣化,這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳......
PCB 設計中的阻抗控制初學者指南
當數位訊號從一處傳輸到另一處時,會導致訊號線的狀態發生變化。這種變化可被理解為電磁波在電路中傳播。反射發生在這個波遇到不同介質邊界時。在此邊界,部分波的能量會繼續作為訊號前進,其餘則被反射。此過程會重複,直到能量被電路吸收或散逸至環境中。 對電機工程師而言,此邊界通常由電阻抗的變化所定義。在 PCB 設計中,當訊號沿走線遇到阻抗不匹配時就會產生反射。這種不匹配會使部分訊號反射回源端,導致訊號完整性問題,如失真、雜訊與資料錯誤,尤其常見於高速數位或射頻電路。 1. 電路的阻抗: 在包含電阻、電感與電容的電路中,阻礙電流流動的總等效電阻稱為阻抗。阻抗由電阻性與電抗性元件組成。電阻會將電路能量以熱的形式耗散;可恢復的能量則存在於導體、電感與電容周圍及內部的電磁場中。 阻抗通常以符號「Z」表示,單位為歐姆 (Ω),是一個複數,實部為電阻,虛部為電抗。阻抗是交流電路中電阻、電感與電容共同作用的結果。特定電路的阻抗並非固定,其值由交流頻率、電阻 (R)、電感 (L) 與電容 (C) 共同決定,因此會隨頻率變化而改變。 2. 何謂阻抗匹配? 阻抗匹配是一種確保訊號源或傳輸線與其負載相容的方法,可分為低頻與高頻匹......
用於阻抗匹配的反射規則計算器
每當訊號以數位方式從一點傳送到另一點時,都會改變訊號線的狀態。訊號狀態的變化在電路中傳播時可被視為電磁波。當電磁波遇到從一種介質到下一種介質的邊界時,就會發生訊號反射。波遇到邊界時,部分能量會以訊號形式傳輸,部分則被反射。此過程將無限持續,直到能量被電路吸收或散逸到環境中。 對電機工程師而言,發生此邊界的介質通常以其電阻抗來描述;也就是說,邊界即為阻抗改變之處。 在 PCB 設計中,當電氣訊號沿著走線傳播並遇到阻抗不匹配時,就會發生反射。此不匹配會導致部分訊號反射回源端。反射可能導致訊號完整性問題,例如失真、雜訊與資料錯誤,特別是在高速數位或射頻電路中。 反射雜訊為何成為問題? 由於訊號線上的反射,路徑中會累積額外能量,導致訊號雜訊問題。反射雜訊會將訊號推向不可預測的值,並將原本確定性訊號的整體形狀變為隨機訊號。工程師的任務是透過阻抗匹配將反射訊號量降至最低,並最大化傳輸訊號量。如此一來,額外能量便會在累積並淹沒訊號之前被耗散。 若反射脈衝的能量在下一個脈衝產生前未耗散,能量將累積並相加,形成稱為疊加的現象。反射後,若波的相位與振幅與原始訊號對齊,就會形成駐波。若傳輸線上形成駐波,將在訊號路徑中引......
PCB電源與地平面設計實戰筆記
製造四層及以上PCB時,我們總會預留整層銅箔專門做電源和地,不少人覺得這樣太浪費,其實從電磁場原理來看,電源層和地層緊挨著,本質就是一個超大平板電容。這個容值不算大,但寄生電感特別低,對付高頻開關噪聲至關重要。按照電容計算公式,平面間距越小,層間耦合電容就越大,能有效壓低電源配電網絡的高頻阻抗,這也是電源層和地層必須盡量貼近的核心原因。 一、回流路徑:高速PCB信号完整性的核心 高速設計里有個關鍵常识:信号不是只在導線里傳輸,而是在導線和参考平面之間的介質中傳播。頻率超過100kHz後,回流電流不會走最短直線,而是貼著信号線下方的地平面形成鏡像電流,所以地平面必須保持完整。 注意事項:最忌諱地平面跨分割,比如為了區分模擬地和數字地,直接把地平面切開。一旦信号線跨過這個缺口,回流電流只能繞遠路返回,不僅會形成環路天線引發嚴重EMI干擾,還會因為阻抗不連續導致信号反射、波形畸變。 二、 接地實操:別糾結點接地,優先用面接地 接地不用在“點”和“面”里反複糾結,直接按場景選就行: 低頻、精密模擬電路,用星形接地,避免大電流回路干擾小信号; 高速數字電路,必須用平面接地,大面积地平面能把電感壓到極低。 實......
駕馭阻抗版圖:為 USB、乙太網路、HDMI 與 SD 卡介面選擇合適阻抗
1- 簡介: 在高速數位通訊領域,選擇正確的阻抗是 PCB 設計成功的關鍵。阻抗匹配可確保訊號完整性、將反射降至最低,並提升 USB、乙太網路、HDMI 與 SD 卡等介面的整體效能。本文將探討阻抗的重要性、影響阻抗選擇的因素,以及確保這些常用介面可靠資料傳輸的最佳實務。 2- 認識數位介面中的阻抗: 阻抗以歐姆為單位,是衡量電路對交流電(AC)阻礙程度的關鍵參數。在高速數位介面中,維持正確的阻抗對於防止訊號反射、降低串擾並確保傳輸資料的完整性至關重要。 3- USB(通用序列匯流排): A- USB 2.0: 標準阻抗: 90 歐姆 最佳實務: 為 USB 2.0 資料線使用受控阻抗走線,以防止訊號失真並確保可靠通訊。 B- USB 3.x: 差動阻抗: 90 歐姆 單端阻抗: 45 歐姆 最佳實務: 在整個 USB 3.x 訊號路徑(包括連接器與纜線)上維持一致的阻抗特性,以支援高速資料傳輸。 4- 乙太網路: 10/100/1000BASE-T(乙太網路): 差動阻抗: 100 歐姆 最佳實務: 確保整條傳輸線的阻抗一致,避免訊號劣化並維持訊號完整性。 5- HDMI(高畫質多媒體介面): ......