仿真不收斂排查：SPICE 收斂故障機理與 LTspice 對策實操
1 分鐘
- 一、三類典型錯誤訊息速查
- 二、為什麼電源與功率模擬容易出現收斂問題
- 三、兩類常見收斂故障
- 四、求解器參數與排查路線
- 總結
- SPICE 與 LTspice 收斂排查常見問題
- 相關閱讀
電源工程師的日常工作中，經常遇到這種情況：電路圖已經檢查三遍，確認沒有問題，按下執行後，螢幕卻彈出一行紅字，模擬直接停止。網路上的對策五花八門：修改 .options、加入電阻、縮小時間步長，輪流嘗試卻像抽籤。其實，收斂問題九成有跡可循；不了解錯誤訊息背後的數值機理，才會讓排查變成毫無方向的嘗試。
SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0，並透過牛頓－拉夫森法，依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力，但模型與電路結構中的問題，仍需要使用者自行處理。先建立錯誤訊息與對策的對照表，排查時依循明確路線，會比反覆搜尋論壇更有效率。
圖：牛頓－拉夫森法的收斂迭代公式
其中，f′(xn) 在電路中對應的是雅可比矩陣，也就是電路在目前電壓與電流狀態下的電導矩陣。
注意事項
SPICE 收斂問題應先依錯誤類型，定位數值或電路拓撲方面的原因，再調整求解器參數。先確認模型、節點與直流通路合理，再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset，或 GMIN 步進法進行驗證。
一、三類典型錯誤訊息速查
錯誤訊息雖然各式各樣，但大致可歸納為三類，其發生階段與優先採用的對策各不相同：
「時間步長過小（Timestep too small）」多出現在開關切換、理想源階躍或寄生振鈴的時刻：求解器為了追蹤波形突變而持續縮小時間步長，直到達到軟體下限，仍無法滿足誤差要求，只能停止求解。「矩陣為奇異矩陣（Matrix is singular）」則指向另一類問題：某個節點沒有通往接地的直流通路，導致雅可比矩陣不可逆，方程無法求解。最棘手的是直流工作點不收斂：迭代初值距離實際解太遠，方程組在多個解之間反覆振盪，雙穩態電路與具有遲滯特性的比較器鏈就是典型場景。
二、為什麼電源與功率模擬容易出現收斂問題
切換式轉換器的電流變化率（dI/dt）與電壓變化率（dV/dt），比線性電路高出數個數量級。切換瞬間，電壓可能在奈秒等級的時間內變化數百伏特，寄生參數引起的振鈴頻率又可能達到切換頻率的數十倍，求解器的時間步長必須在毫秒等級的週期與奈秒等級的尖峰之間反覆調整。多電源系統的上電順序、理想開關與理想二極體的組合，以及變壓器一次側與二次側的電位浮接，都可能引發收斂問題。
三、兩類常見收斂故障
浮動節點與孤立迴路。MOS 電晶體模型的內部節點、壓控開關的控制端，以及變壓器繞組的串聯組合，都可能缺乏直流通路，讓靜電荷無法釋放，進而造成矩陣奇異。典型場景是變壓器的兩個繞組與電容形成孤立網路。
過度使用理想元件。理想電壓源直接並聯電容、導通電阻為零的開關，以及沒有損耗的理想變壓器環流，這些在紙面上成立的元件，在數值求解中都可能形成剛性方程。為開關串聯少量電阻、為電壓源加入少量內阻，反而能讓模擬更接近實際硬體。
四、求解器參數與排查路線
參數調整應放在收斂排查的後段。先理解每個參數的物理意義再進行修改，盲目加入大量參數只會引入新的不確定性。
1常用 .options 參數對照
| 參數 | 預設值 | 調整方向與作用 |
|---|---|---|
reltol |
0.001 | 放寬至 0.01，調整穩定性與精度之間的取捨；先讓模擬完成，再收緊誤差。 |
abstol／vntol |
1 pA／1 µV | 分別為電流與電壓的絕對容差，難以收斂時可適度放寬。 |
trtol |
7 | 控制時間步長調整的積極程度；波形失真明顯時可調低。 |
gmin |
10−12 S | 節點對地的微小電導，是 GMIN 步進法的核心調整參數。 |
| 最大時間步長 | 自適應 | 手動設定為最小時間常數的十分之一。 |
2預防性建模習慣
- 主動為浮接節點提供洩放路徑：在節點與接地之間並聯 1 GΩ 等級的高阻值電阻，或加入極小的漏電導，在不影響直流精度的同時，從源頭排除浮接問題。
- 為開關與二極體串聯小電阻，阻值可依功耗選擇 1 mΩ～0.1 Ω；電壓源並聯電容時，可為電壓源串聯 1 mΩ 內阻，同時改善收斂性與模型真實性。
3分段排錯法
- 先使用
.op驗證直流工作點，再透過.nodeset為關鍵節點設定接近實際狀態的初始電壓，多穩態電路可藉此鎖定正確解。 - 將複雜系統分段驗證：先檢查開環，再檢查單一模組，最後驗證全橋閉環。啟動過程使用軟啟動斜坡取代突變階躍，可降低收斂難度。
圖：浮動節點故障與 LTspice .options 求解器參數調整
SPICE 收斂參數調整注意事項
先排查電路拓撲：確認浮動節點具有直流洩放路徑，避免將模型或接線問題誤認為單純的參數問題。
再調整精度：reltol、abstol、vntol 與最大時間步長的放寬，應配合波形與誤差驗證，不能只追求「能夠執行」。
最後對照實際硬體：為理想元件加入合理的寄生參數後，模擬結果通常更接近實際電路。
總結
收斂問題的本質，是電路模型與數值演算法之間的摩擦。排查時，應先依速查表定位錯誤類型，再採取對應措施：矩陣奇異時檢查浮接節點，時間步長過小時檢查方程剛性的來源，工作點不收斂時則使用GMIN 步進法與節點初值設定指令 .nodeset。與其事後反覆搜尋論壇，不如平時養成預防習慣：浮接節點提供洩放路徑、理想元件保留合理損耗、複雜系統分段驗證。模擬工具就像放大器，會如實放大建模的嚴謹或隨意。
SPICE 與 LTspice 收斂排查常見問題
問：LTspice 出現「時間步長過小（Timestep too small）」通常代表什麼？
通常表示波形在切換、理想源階躍或寄生振鈴處變化過快，求解器持續縮小時間步長，仍無法滿足誤差要求。可先檢查方程剛性的來源、加入合理的寄生參數，再評估最大時間步長與容差設定。
問：「矩陣為奇異矩陣（Matrix is singular）」應如何排查？
先尋找沒有通往接地之直流通路的浮動節點、孤立迴路，或浮接的模型內部節點。為節點加入高阻值洩放路徑，並確認電壓源、電容與變壓器網路的參考點。
問：GMIN 步進法與 .nodeset 各自適合什麼情況？
GMIN 步進法透過暫時加入節點對地的微小電導，協助穩定迭代，適合難以建立工作點的電路；.nodeset 則為關鍵節點提供接近實際狀態的初始電壓，適合多穩態或對初值敏感的電路。
問：理想電壓源直接並聯電容，為什麼容易造成不收斂？
理想源與理想電容會形成高度剛性的方程，切換瞬間容易產生變化速度無限大的電流，或劇烈的時間步長變化。可為電壓源加入少量內阻，並為開關、二極體與變壓器模型保留合理損耗。
問：reltol、abstol 與 vntol 應如何調整？
先以預設值定位問題，再小幅放寬相關容差，並比較波形、工作點與關鍵輸出的誤差。參數調整應放在排查流程的後段，不能取代對模型、接地與電路拓撲的檢查。
問：SPICE 模擬收斂後，是否代表硬體一定能正常運作？
不代表。收斂只表示數值求解器找到可接受的方程解，仍需檢查元件額定值、寄生效應、熱條件、PCB 佈局與實機量測結果，才能確認硬體可靠性。
相關閱讀
持續學習
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB：成功之處、失敗環節與經驗總結
重點摘要 測試內容：讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149，並根據四行書面需求，設計一個 TPA3116D2 立體聲擴大機。 產出成果：完成一片 44 × 34 mm、包含 40 個表面黏著元件（SMD）的雙層 PCB，以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節：第一次完整匯入後，專案正常開啟，外觀看起來也合理，但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式：為每個匯入的封裝指定唯一名稱與識別碼後，全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時，將元件庫名稱相同、但原本應保持獨立的封裝，視為同一個封裝。 尚未證實的事項：電路板僅通過軟體檢查，尚未製造、組裝或量測，因此不能據此對輸出功率、熱性能或電磁相容性（EMC）提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論，都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化（EDA）工具中重現，此前尚未有公開示範。 本次測試於 2026 年 9 月 10～11 日進行，使......
AI PCB 設計：透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計：透過 AI 代理，在實際的電子設計自動化（EDA）編輯器中，自動完成原理圖建立、元件選型、佈局與驗證，而不只是生成圖片。 工作流程：透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器，將 EasyEDA Pro 連接至 AI 程式開發代理，例如 Claude Code 或 Codex。 設定與本機運作：設定約需十分鐘，並完全採用本機優先架構：設計資料、API 呼叫與中間產生的程式碼，都不會離開您的電腦。 製造銜接：由於代理放置的是真實元件庫中的元件，匯出的物料清單（BOM）能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸：花費大量時間拖曳符號、重新命名網路，以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理，情況會如何？這個代理不只是畫出一張電路圖片，而是操作實際的 EDA 編輯器，放置真實的符號、導線與封裝，讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中，透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料：ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤：內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查：排除所有設計規則檢查問題、確保電路板外形封閉，並使用檢視器確認鑽孔跨層範圍。 建議做法：使用 Gerber 取得快速報價，同時備妥 ODB++ 資料，以便回覆工程詢問。 一個 Gerber 圖層可能只會表示：「在這裡畫一個 0.5 mm（20 mil）的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊，並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說，製造商收到的是電路板的完整描述，而不只是一組圖稿。 圖 1：CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要，因為製造商每次需要從不同檔案中重新推斷資料關係，都會增加一次出錯的機會。若資料中包含原始設計物件及其關係，可製造性設計（DFM）工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織，以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查：SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中，經常遇到這種情況：電路圖已經檢查三遍，確認沒有問題，按下執行後，螢幕卻彈出一行紅字，模擬直接停止。網路上的對策五花八門：修改 .options、加入電阻、縮小時間步長，輪流嘗試卻像抽籤。其實，收斂問題九成有跡可循；不了解錯誤訊息背後的數值機理，才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0，並透過牛頓－拉夫森法，依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力，但模型與電路結構中的問題，仍需要使用者自行處理。先建立錯誤訊息與對策的對照表，排查時依循明確路線，會比反覆搜尋論壇更有效率。 圖：牛頓－拉夫森法的收斂迭代公式 其中，f′(xn) 在電路中對應的是雅可比矩陣，也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型，定位數值或電路拓撲方面的原因，再調整求解器參數。先確認模型、節點與直流通路合理，再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset，或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣，但大致可歸納為......
EasyEDA Pro 與 KiCad：GPT-6 Astra PCB 設計比較
重點摘要 比較對象：同一個 TPA3116D2 立體聲擴大機專案的兩個版本，分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後，您實際上能夠如何使用與修改它。 接地覆銅：EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域；KiCad 專案則保留兩個原生覆銅區域，可在佈局變更後自動重新填充。 驗證：KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決，沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項：兩個專案均通過各自設定的軟體檢查，但兩片電路板都尚未製造、組裝、進行電氣測試，或經過正式的 DFM 審查。 當 AI 代理替您建立專案時，EasyEDA Pro 與 KiCad 的比較重點也會改變。此時，比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面，還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線，設計檢查也可能全部通過。然而，下一次修改時，仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異，我們使用 GPT-6 Astra 製作了兩次相同的 TP......
AI 用於 PCB 設計的工具：哪一款適合您的工作流程階段？
AI 工具如今已能協助處理 PCB 架構、原理圖生成、元件選型、元件擺放、佈線及設計驗證。不過，不同工具所針對的 PCB 工作流程階段各不相同。 本指南將根據各種 AI PCB 設計工具的實際功能、所需輸入資料，以及它們在實際工程流程中的定位，進行比較。 本指南將帶您了解： 六種類型的 AI PCB 工具，以及各自所需的輸入資料。 依照設計階段，逐一比較 AI PCB 設計工具的功能。 如何根據目前的設計進度與使用的 EDA 軟體，選擇合適的工具。 為什麼 AI 產出的設計仍需要工程驗證。 圖：AI PCB 設計工具與各個設計流程階段的對應關係。 AI PCB 設計工具的類型 AI PCB 設計工具可分為六種類型。若要縮小選擇範圍，請根據您目前已有的資料，選擇對應的工具類型：構想、需求、原理圖，或已完成元件擺放的電路板。 圖：PCB 設計中的 AI 協作助手與自主佈局引擎比較。 工具類型 起始輸入資料 AI 協助處理的工作 典型輸出 工具範例 AI 設計助手 設計問題或現有專案 提供建議與審查 設計建議 Flux、搭配 AI 代理的 EasyEDA Pro AI 原理圖生成工具 需求或文字提示 架......