SPICE仿真不收斂：矩陣求解、收斂錯誤與優化方法
1 分鐘
- 一、網表背後的核心演算法：修正節點分析法 MNA
- 二、非線性迭代不收斂的成因與調校方式
- 三、瞬態仿真常見報錯：理想元件引發數學奇點
- 從 SPICE 仿真走向 JLCPCB 實板驗證
- 總結：正確看待仿真的數學近似本質
硬體開發進行電路模擬時，不少工程師都遇過仿真長時間停留在 99.9% 進度並報錯的狀況，常見提示包括 Singular Matrix（奇異矩陣）、Convergence Failed（收斂失敗）以及 Time Step Too Small（時間步長過小）。
現代 EDA 軟體的操作介面十分直觀，只要拖放元件並連接線路就能執行電路模擬，但這也容易讓設計者忽略仿真背後的數學運算邏輯。不論介面多便捷，SPICE 類工具的核心工作都是求解線性或非線性代數方程。原理圖會先轉換為網表，再由求解器透過離散模型近似真實電路的連續物理變化。若要有效排除不收斂問題，就需要理解矩陣建立、迭代與時間離散的基本機制。
一、網表背後的核心演算法：修正節點分析法 MNA
開始仿真後，軟體不會直接從圖形計算電流與電壓，而是先將電路拓撲與元件參數轉換為數值網表。主流 SPICE 求解器通常採用修正節點分析法（Modified Nodal Analysis，MNA），以基爾霍夫電流定律（KCL）為基礎，為獨立節點及部分支路電流建立方程。
線性電路的矩陣表示
對由電阻、獨立電流源與獨立電壓源等線性元件構成的電路，求解器可建立以下線性方程：
- A：系統係數矩陣，包含元件導納、電壓源約束與電路連接關係。
- X：待求未知數向量，通常包含各節點電壓及流經獨立電壓源的電流。
- Z：激勵向量，存放獨立電流源、電壓源及等效歷史項。
從數學形式來看，當 A 可逆時，可把解寫成：
這個式子有助於理解矩陣可逆性，但實際數值求解器通常不會顯式計算 A-1，而會利用 LU 分解等方法直接求解線性方程組，以提升速度與數值穩定性。對大型稀疏電路矩陣而言，這一點尤其重要。若想從基礎角度了解線性方程與節點分析，也可參考電子電路解算器。
當電路加入二極體、MOSFET、BJT 等非線性元件後，矩陣係數會隨節點電壓及工作點變化，方程變成非線性隱式系統，求解器必須切換為反覆線性化與迭代求解。
二、非線性迭代不收斂的成因與調校方式
處理非線性元件時，求解器通常會在直流工作點及每個瞬態時間點使用牛頓—拉夫遜（Newton-Raphson）迭代。以二極體為例，求解器先假設一組節點電壓，再於該工作點計算局部斜率，把非線性模型線性化為等效導納與電流源，接著求得下一組節點電壓，持續重複直到殘差與電壓更新量低於收斂門檻。使用 LTspice 模擬電子電路時，底層也會面對同類工作點與迭代問題。
兩類常見的不收斂場景
- 模型斜率過大或存在不連續跳變：開關電源切換、高增益回授或理想化分段模型，可能讓雅可比矩陣條件惡化。若初始猜測距離實際工作點太遠，牛頓步長便可能反覆震盪或發散。
- 懸浮或孤立節點：變壓器繞組、電容端點沒有直流接地參考，或功率開關斷開後形成高阻抗孤立節點，都可能使矩陣缺少唯一解並變成奇異矩陣。這類拓撲問題也屬於原理圖設計常見錯誤。
SPICE 參數調校與排錯順序
遇到不收斂錯誤時，應先檢查網表、接地參考、元件方向與模型參數，再依所使用的 SPICE 工具調整求解選項。不同軟體的參數名稱與預設值可能不同，不宜把單一數值當成通用解法。
- GMIN／GMIN Stepping：為高阻抗節點提供極小的直流導通路徑，或讓求解器從較大的最小導納逐步過渡到目標值，可降低奇異矩陣風險。
- Source Stepping：先以較小電源幅度求得穩定工作點，再逐步增加到設定值，協助強非線性電路進入正確解域。
- RELTOL、VNTOL 與 ABSTOL：適度放寬誤差門檻有時能協助跨過數值敏感點，但會降低計算精度。以 RELTOL 為例，數值變大通常代表相對誤差要求變寬；修改後應檢查關鍵波形是否仍滿足設計目標。
- 初始條件與節點集：為電容電壓、電感電流或關鍵節點提供合理初值，可縮短工作點搜尋路徑，但不應使用不符合實際電路狀態的數值強迫收斂。
圖 1：牛頓—拉夫遜迭代的收斂、震盪與發散軌跡示意。
三、瞬態仿真常見報錯：理想元件引發數學奇點
執行 .TRAN 瞬態分析時，求解器會把連續時間劃分為離散時間點，並將電容、電感轉換為與積分方法對應的等效伴隨模型。每個時間點都需要重新建立並求解線性化方程組。
若模型過度理想化，例如理想電壓源經零阻抗開關直接連接理想電容，開關閉合瞬間就要求電容電壓在零時間內跳變。由電容關係式可見：
當 Δt 趨近於零且 ΔV 不為零時，理想模型會推導出趨近無限大的瞬時電流，在數學上形成不連續點。求解器為了捕捉這段跳變，可能持續縮小時間步長；當步長低於可用數值精度或內部下限時，就會出現 Time Step Too Small 錯誤。
消除數學奇點的建模技巧
建模時不應無條件使用理想元件。可依據資料手冊、封裝與走線結構加入真實電路中的寄生參數，使模型具有合理阻尼並減少不連續跳變：
- 為電容加入符合元件規格與頻率範圍的 ESR、ESL 及漏電路徑；相關物理特性可參考去耦電容的頻率響應。
- 為開關設定有限導通電阻、關斷電阻與合理的上升／下降時間，避免完全垂直的理想邊沿。
- 依據封裝、過孔與走線幾何加入適當寄生電阻及電感，而不是任意添加數值只為讓仿真通過。
- 對新增寄生參數進行敏感度檢查，確認它們改善收斂的同時，沒有掩蓋振鈴、浪湧或穩定性問題。
從 SPICE 仿真走向 JLCPCB 實板驗證
仿真收斂只代表數值模型成功得到一個解，並不代表真實電路一定穩定。完成工作點、瞬態、溫度與元件容差檢查後，應將原理圖轉換為 PCB，並檢查電源迴路、接地、去耦、電流路徑及關鍵寄生參數。需要進一步評估供電網路時，可結合PCB 電源完整性分析。
確認設計規則後，可將 Gerber、BOM 與貼片座標檔提交至 JLCPCB，並使用 PCB 組裝服務製作驗證樣板，透過示波器、電子負載與溫升測試對照 SPICE 結果。
總結：正確看待仿真的數學近似本質
電路仿真是透過數學模型逼近真實電路的工程手段，不存在完全還原實物的模擬結果。畫面上的電壓與電流波形，都是求解器經過矩陣建立、數值分解、非線性迭代與時間離散後得到的近似值。
無論使用線上輕量仿真工具還是專業桌面 SPICE 軟體，都應先確認網表拓撲、模型適用範圍與求解器設定。理解 MNA 矩陣、非線性迭代、懸浮節點和理想元件奇點之後，設計者才能針對根因調整模型與參數，而不是盲目放寬誤差門檻。
最終仍需以實板測量驗證仿真假設。只有把數值模型、PCB 寄生效應與實驗結果結合起來，仿真資料才能真正輔助硬體開發並降低除錯難度。
持續學習
SPICE仿真不收斂：矩陣求解、收斂錯誤與優化方法
硬體開發進行電路模擬時，不少工程師都遇過仿真長時間停留在 99.9% 進度並報錯的狀況，常見提示包括 Singular Matrix（奇異矩陣）、Convergence Failed（收斂失敗）以及 Time Step Too Small（時間步長過小）。 現代 EDA 軟體的操作介面十分直觀，只要拖放元件並連接線路就能執行電路模擬，但這也容易讓設計者忽略仿真背後的數學運算邏輯。不論介面多便捷，SPICE 類工具的核心工作都是求解線性或非線性代數方程。原理圖會先轉換為網表，再由求解器透過離散模型近似真實電路的連續物理變化。若要有效排除不收斂問題，就需要理解矩陣建立、迭代與時間離散的基本機制。 一、網表背後的核心演算法：修正節點分析法 MNA 開始仿真後，軟體不會直接從圖形計算電流與電壓，而是先將電路拓撲與元件參數轉換為數值網表。主流 SPICE 求解器通常採用修正節點分析法（Modified Nodal Analysis，MNA），以基爾霍夫電流定律（KCL）為基礎，為獨立節點及部分支路電流建立方程。 線性電路的矩陣表示 對由電阻、獨立電流源與獨立電壓源等線性元件構成的電路，求解器可建立以下線性方......
掌握 PCB 封裝焊墊設計：最佳實務指南
重點摘要 PCB 封裝焊墊圖案（land pattern）會將元件資料表中的尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印及間距區域，確保銲接與組裝可靠。 銲墊尺寸、間距及各層設計應遵循 IPC-7351 標準與製造商的可製造性設計（DFM）規則，以減少錫橋、立碑及銲點裂紋等缺陷。 應依電氣需求、散熱表現、組裝方式及生產數量，在穿孔式（THT）與表面黏著（SMT）封裝焊墊之間作出選擇。 正確的銲墊尺寸、防焊橋（最小 0.1 mm）及錫膏鋼板開孔設計，可避免組裝缺陷並提高一次通過良率。 JLCPCB 提供一站式精密製造與組裝服務，具備嚴格的 ±0.1 mm 公差、經驗證的元件資料庫及免費 DFM 分析工具。 什麼是 PCB 封裝焊墊圖案？為什麼如此重要？ PCB 封裝焊墊圖案又稱 land pattern，是將電子元件連接至印刷電路板的實體配置。它會把元件資料表中的機械尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印標記及間距區域，讓元件能夠可靠地銲接及組裝。 準確的 PCB 封裝焊墊圖案是電子產品成功製造的基礎。即使銲墊尺寸、間距或對位只有些微偏差，也可能造成錫橋、銲角不足、立碑等缺陷，或導致銲......
如何判定正確的 PCB 電壓間距，打造安全可靠的設計
重點摘要 Clearance 是空氣間隙；Creepage 是表面路徑——兩者對高電壓安全都至關重要。 間距應依峰值電壓設定，並遵循 IPC-2221 / IEC 60664-1 標準。 主要影響因素包括：電壓、污染等級、CTI、海拔高度與導體位置。 可使用隔離槽、護環與三防漆來最佳化間距。 量產前務必進行間距計算、DFM 檢查與 Hipot 耐壓測試。 為什麼兩條銅走線在 5V 下運作正常，到了 400V 卻突然電弧擊穿並燒毀？難道只是因為它們是銅，間距規則就變了嗎？如果 PCB 電壓間距不正確，這可能就是一片板子能穩定使用 10 年，或一上電就失效的差別。電壓間距是導體之間的距離，用來避免電流透過空氣擊穿，或沿著板面產生放電。隨著設計逐漸轉向更高電壓的馬達驅動器、LED 驅動器與電源供應器，這項距離要求變得更加重要。 這種隔離已不只是建議，而是強制性的安全問題。間隙不足會導致電弧、漏電痕跡與災難性失效。本指南將釐清 PCB 電壓間距的概念，說明影響它的因素與重要性，以及讓電路板保持安全的設計與製造技巧。讀完後，您將能使用間距計算器取得數值，並有信心地套用到設計中。 為什麼電壓間距在 PCB 設......
銅箔竊盜如何平衡您的 PCB 以獲得更好的製造結果
PCB 銅補償（Copper Thieving）指南 你是否曾在裸板 PCB 上看到空白區域有小圓點、方塊或網格設計？這就是銅補償（Copper Thieving）的作用，它是改善 PCB 製造均勻性最有效卻經常被忽略的技術之一。若沒有銅補償，板子可能出現鍍層不均、翹曲、蝕刻不均或阻抗問題，使得優秀設計在量產時成為惡夢。 隨著現代 PCB 越來越高密度，板上功能元件越來越多，但也會留下大面積空白層壓區，與密集銅區相鄰，形成銅分布不均問題。銅補償透過在空白區添加非功能性銅圖案來平衡整板的銅分布。 銅補償的重要性 隨著電路複雜度增加，PCB 層內的銅分布變得不均勻。例如一個角落可能有密集接地平面，而另一角落只有零星走線。這種不均衡正是銅補償發揮作用的地方。 銅補償的概念與工作原理 銅補償是在 PCB 層稀疏區域添加非功能性銅圖案（稱為 copper thieves），這些圖案不與任何電氣網路連接，僅用於平衡整板銅密度。在電鍍過程中，電流會偏向孤立銅區，造成鍍厚不均。加入銅補償後，電流分布更均勻，使鍍層厚度一致。 常見銅補償圖案 圓點圖案：小圓形焊盤網格，直徑通常 20–40 mil 方形圖案：規則方形......
ZIF 連接器以無需工具的可靠性簡化軟性電路板組裝
ZIF（零插入力）連接器簡介 曾經嘗試將柔性排線插入連接器時，感覺阻力很大，甚至擔心拉斷尾端或損壞連接器外殼嗎？這正是 ZIF 技術要解決的問題。零插入力（Zero Insertion Force, ZIF）連接器允許將柔性印刷線路（FPC）或扁平電纜（FFC）滑入插座，幾乎不需用力，然後用機械操作將電纜牢固固定。隨著裝置變薄、板面空間縮小以及組裝產線增長，ZIF 連接器已成為不可或缺的技術。 ZIF 連接器在柔性 PCB 設計中的需求 柔性與剛柔結合 PCB 已不再是小眾產品。智慧手機、筆電、穿戴裝置、醫療儀器與車載顯示器都需要可靠的柔性到剛性互連。錯位會造成間歇性接觸、訊號中斷及昂貴返工。ZIF 技術可解決這些問題。 ZIF 連接器的工作原理 ZIF 連接器是兩件式設計：FPC 或 FFC 插入時幾乎無電氣接觸，插入後使用翻轉式或滑動式機械桿（Actuator）施加壓力，使電纜接點與連接器端子可靠接觸。 工具免使用的重要性 ZIF 連接器無需特殊工具即可插拔。操作員只需用指尖或簡單塑膠工具即可打開操作桿、插入電纜並鎖定，生產效率可在 3 秒內完成，而傳統摩擦式連接可能耗時更久。 ZIF 連接器......
印刷電路板設計中的環形環：掌握可靠的導孔連接與精密製造
事實上，我有一個值得思考的問題：你上次實際計算 PCB 最壞情況下的環形圈尺寸，並納入所有製造公差是什麼時候？當你說沒有，或是最近沒有，你絕對不是唯一一個。我們通常只是將焊盤尺寸縮放至 EDA 預設值或我們已經用過的數值，而沒有進一步檢查這個數字是否符合實際的鑽孔偏移、層間對位誤差和蝕刻補償。鍍通孔孔壁與各層銅焊盤之間唯一的機械和電氣連接，就是圍繞在所有已鑽孔洞周圍的那一圈薄薄的銅環。 當它剛好足夠時，根本沒有人會注意到它。一旦它處於臨界狀態，你就會遇到間歇性故障，這些故障會持續存在，並在數月後困擾生產工程師。今天，我們將超越教科書的定義。我們將解構實際上決定你實際環形圈餘裕的公差累積，仔細審視 IPC-6012 等級要求（並給予它們應有的重視），同時也會探討在佈線密度與製造穩健性之間取得平衡的設計技巧。 超越基本公式：究竟是什麼決定了你的環寬 你可以自己計算：環形圈的寬度是焊盤直徑與鑽孔直徑差值的一半。因此，一個 0.7mm 的焊盤和 0.3mm 的鑽孔，在任何一側的環寬都是 0.2mm，或大約 8mil。問題在於，這樣一個小小的計算結果更像是個標稱數值，而非你經過整個製造鏈後會得到的數值。實際......