GPT-6 Astra 在 EasyEDA Pro 中設計 PCB：成功之處、失敗環節與經驗總結

多數關於 GPT-6 Astra PCB 設計能力的討論，都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化（EDA）工具中重現，此前尚未有公開示範。

本次測試於 2026 年 9 月 10～11 日進行，使用本機安裝的原生 EasyEDA Pro 3.2.149，並以四行文字提出立體聲 D 類擴大機的設計需求。完成的電路板固然重要，但更有價值的發現，是驗證過程中暴露出的匯入問題。

本篇實測將帶您了解：

• 啟動專案時實際使用的提示詞。
• 如何依照規格書檢查 TPA3116D2 原理圖。
• 為什麼第一次 EasyEDA Pro 匯入會回報 50 項關聯不符。
• 成功開啟專案所使用的「檔案 > 匯入 > EasyEDA 標準版」流程。
• EasyEDA Pro 內建的設計規則檢查（DRC）能檢查哪些項目，以及無法確認哪些事項。

要求 GPT-6 Astra 在 EasyEDA Pro 中建立什麼設計？

設計需求只有四行，大部分設計決策都保持開放。

提供給 GPT-6 Astra 的條件包括12 V 單電源、立體聲輸入與輸出、4 Ω 喇叭、全部採用 SMD 元件，以及小尺寸電路板，但未指定電路拓撲、元件料號或確切的電路板尺寸。

參考資料夾中包含一份規格書與兩份參考電路，因此其餘設計選擇都交由模型處理。

記錄中的起始提示詞如下：

• 「你能使用我電腦上已開啟的 EASYEDA PRO 製作 PCB 嗎？你能存取它嗎？」

需求集中在同一則訊息中。以下依照記錄中的提示詞翻譯，並以純文字保留資料夾路徑：

• 「TPA3116D2_PCB/ 裡有一些設計檔案與參考 PCB 設計，請先製作原理圖。」
• 「我的需求如下：」
• 「我會使用 12 V 單電源供電。」
• 「我需要立體聲輸入與輸出。」
• 「這個設計只能使用 SMD 元件。」
• 「設計 PCB 時，我會盡可能縮小電路板尺寸。」

開始繪製之前，模型先提出了一個問題，因為需求中缺少喇叭阻抗。回答是「每聲道 4 Ω」，這項條件隨後一併決定了輸出電流、濾波元件值與散熱需求。

GPT-6 Astra PCB 設計測試所使用的工具

這片電路板並不是由單一工具完成。GPT-6 Astra 透過以半離線模式執行的原生 EasyEDA Pro 3.2.149 進行操作，而 KiCad 10.0.4 與本機安裝的 Freerouting 2.0.1，則負責部分佈線與匯出工作。

這是一個持續進行、反覆修正的專案，而不是一組彼此獨立的基準測試。因此，這項結果更適合作為案例研究，而不是評分依據。

• GPT-6 Astra：閱讀需求與參考資料、撰寫建置腳本、規劃元件擺放，並在修正之前逐一分析問題。
• EasyEDA Pro 3.2.149：保存可編輯的原生原理圖、PCB 與內嵌元件庫，並執行最終的原生 DRC。
• KiCad 10.0.4：保存已完成佈線的製造主版、填充覆銅區域，並匯出製造檔案。
• Freerouting 2.0.1：在關鍵銅線路已定義並鎖定後，完成其餘低電流連接的佈線。

已完成佈線的電路板主版先在 KiCad 中建立，再匯入 EasyEDA。這個流程十分重要，因為匯入後的電路板結構，會影響接地覆銅在 EasyEDA 中的後續處理方式。電路板建置過程，包括腳本化建置與使用 KiCad Python API 時遇到的問題，已在配套文章使用 GPT-6 Astra 在 KiCad 中設計 PCB中介紹。

這套流程也需要比一般聊天介面更多的工具支援。測試環境必須能存取本機檔案、控制應用程式，並使用本機安裝的 EDA 工具，因此工具環境本身也是測試方法的一部分。作為比較，我們的 Flux.ai PCB 設計教學採用了不同的工具環境與工作流程。

使用 GPT-6 Astra 在 EasyEDA Pro 中設計 PCB：實際測試

開始之前

• 準備具備檔案存取與應用程式控制能力的桌面代理環境。一般聊天視窗無法僅憑提示詞就操作 EasyEDA Pro。
• 安裝並開啟 EasyEDA Pro，以及您打算使用的佈線與匯出工具。
• 建立一個專案資料夾，集中保存規格書與所有參考電路。

十步驟快速流程

1. 將參考檔案集中至同一個專案資料夾，並告知 GPT-6 Astra 該資料夾的位置。
2. 在同一則訊息中提供完整的電氣需求，包括供電電壓、聲道數、負載阻抗、元件安裝形式與尺寸限制。缺少負載阻抗，會使設計流程無法開始。
3. 要求模型將所提供的參考資料與目前的規格書修訂版比對，而不是直接照抄，因為參考圖片與舊版規格書可能包含錯誤。
4. 在 EasyEDA Pro 中建立原理圖，再依照電路規格逐腳驗證，包括所有刻意保留的未連接接腳。
5. 佈局之前先驗證封裝，包括第 1 腳位置、焊墊編號、極性、旋轉方向，以及每個封裝是否對應可實際採購的元件。
6. 依照實際下單時採用的要求設定設計規則，再要求模型將元件擺放在固定的電路板外形內。
7. 優先完成供電、自舉與切換輸出等關鍵銅線路，並在執行任何自動佈線器之前，鎖定這些幾何圖形。
8. 匯入之前，為每個封裝指定唯一名稱與識別碼，因為共用的元件庫名稱會在元件快取中合併，並可能在不易察覺的情況下改變焊墊方向。
9. 透過 File > Import > EasyEDA(Standard)（檔案 > 匯入 > EasyEDA 標準版）匯入。套用原理圖至 PCB 的變更之前，先檢查變更內容，接著儲存並執行原生 DRC。
10. 匯出發布版本，並依照製造商的製程能力進行檢查。零錯誤的 DRC 結果，只反映您已啟用的規則，因此不等同於可製造性檢查。

依照 TPA3116D2 規格書檢查參考設計

所提供的參考設計被視為需要驗證的資料，而不是可以直接複製的內容。與目前的規格書比對後，找出了兩項需要修正的電路細節，以及一項與封裝有關的問題。

第一步是修正以下三項問題：

• 輸入耦合：參考電路使用 1 nF 電容，而本電路板在兩個輸入端及其參考端，使用四顆彼此匹配的 2.2 µF 電容。
• 自舉接腳配對：依照德州儀器（TI）G 修訂版規格書處理，因為所提供的規格書版本早於該項修正。
• 封裝：採用 TPA3116D2DADR，封裝外形代碼為 DAD0032A，外露散熱焊墊位於封裝頂部。

圖：所提供的 TPA3116D2 參考原理圖，使用 1 nF 輸入耦合電容。

使用 GPT-6 Astra 在 EasyEDA Pro 中建立 TPA3116D2 原理圖

原理圖是在本次任務中繪製，而不是直接從參考資料匯入。設計將擴大機劃分為七個區塊，並將每個符號接腳連接至具名網路，讓後續 PCB 可以依照同一份規格進行檢查。

圖：完成的原理圖，將立體聲輸入、電源、擴大機、控制電路與四個輸出濾波支路分組呈現。

輸入、增益與控制

• 四顆 2.2 µF 電容分別耦合兩個訊號輸入及其接地參考端，其中兩顆參考端電容回接至 J2 附近的輸入接地。R2 使用 5.6 kΩ 設定電阻，將主模式增益設定為 20 dB。
• SDZ 與 FAULTZ 連接在一起，並透過 100 kΩ 電阻上拉至 +12 V，因為這是 TI 所描述的自動故障恢復配置。透過 TP1 將這個共用網路拉低，即可關閉擴大機。
• MUTE 維持低準位以正常運作，PLIMIT 則連接至 GVDD。第 16 腳 SYNC 刻意保持未連接，並加上未連接標記，讓後續檢查能確認沒有導線連至該腳。

電源旁路與輸出濾波器

將 MODSEL 與 AM 接腳接地後，擴大機採用 400 kHz 的 BD 調變。電源與輸出級元件可分為四大類：

• 自舉：四顆 220 nF 電容，每顆都從一個自舉接腳，連接至其對應的切換輸出端。
• 大容量旁路：兩顆 100 µF、25 V、低等效串聯電阻（ESR）的混合型電容，分別位於 U1 上方與下方。
• 局部旁路：在各端 PVCC 配置 100 nF 與 1 nF 陶瓷電容；第 17 腳 AVCC 另外配置一顆 100 nF 電容，內部 GVDD 電源軌則配置 1 µF 電容。
• 輸出濾波器：四個支路各採用 10 µH 電感搭配 680 nF 電容，後方再接一顆 1 nF 旁路電容，以及由 3.3 Ω 電阻與 10 nF 電容組成的阻尼支路。

這些元件值是針對本電路板、供電電壓與負載選擇的，並不是通用的 D 類擴大機設計配方。若改變供電電壓、喇叭阻抗或切換頻率，適合的元件值也會隨之改變。

原理圖審查也不只停留在符號數量統計，因為符號數量無法充分說明電路是否正確連接。本次根據接腳位置、導線路徑與網路標籤重新建立連接關係，再與預定的電路規格比對。

這為後續設計建立了基準：45 個元件實例、120 個接腳與 28 個網路。

45 個實例包含導線焊墊與測試焊墊，因此不應與實際採購並組裝在電路板上的 40 個實體元件混淆。

佈局之前驗證 PCB 封裝

接線正確，並不代表銅圖形也正確，因為網表本身不會檢查焊墊。當原理圖符號轉換成 PCB 元件時，焊墊編號、封裝尺寸、極性與旋轉方向都必須保持正確。

驗證清單包含：

• U1 的第 1 腳位置，以及全部 32 個焊墊編號。
• 有極性的大容量電容 C10 與 C11，其正極與負極焊墊。
• 輸入、控制與輸出元件旋轉後的焊墊順序。
• 僅位於表面、不含鑽孔與錫膏開口的導線焊墊。
• 全部 45 個實例之間，符號、元件定義與封裝的關聯是否一致。

44 × 34 mm 電路板的元件擺放與佈線

元件擺放在佈線開始之前，就先確立訊號流向，讓銅線路有明確的路徑可循。輸入與控制電路位於左側，U1 位於中央，電感與喇叭焊墊則位於右側。

圖：組裝配置圖顯示左側的輸入焊墊、中央的 U1、右側的四顆電感，以及預留的頂部散熱器區域。

電路板上的訊號流向

電感的排列順序依照擴大機輸出接腳順序配置，避免切換走線交叉。大容量電容位於 U1 上方與下方，局部陶瓷電容則集中在各組電源接腳附近。

類比輸入保留在較安靜的左側，遠離切換輸出區域。當電路板尺寸緊湊時，這種分隔更為重要，因為切換節點與輸入接腳之間可能只相距數毫米。

元件擺放必須平衡數項彼此牽制的要求：

• 縮短自舉與電源旁路的連接路徑。
• 為四條輸出路徑預留足夠空間，讓它們能連接至各自的電感。
• 在整片電路板上保留可用的接地回流路徑。
• 為頂部散熱器與兩顆有極性的電容預留間距。
• 讓板邊的外部導線焊墊保持容易接線。

電源與訊號佈線的線寬

本電路板採用 0.25 mm 訊號走線、U1 附近 0.35 mm 的切換訊號扇出走線、約 1 mm 的輸出走線，以及 2 mm 的電源主幹。這些線寬適用於本電路板與其 1 oz 銅厚，並不代表通用的載流限制。

只要接腳間距允許，就盡可能加寬走線。由於此封裝沒有外露散熱焊墊，電源走線也能從 U1 下方通過。電路板共有 51 個金屬化孔，全部用作導通孔。

設計沒有安裝孔，讓電路板維持全 SMD 配置，機械固定則交由外殼處理。電路板外形確定後，一次快速的雙層 FR-4 報價，便能協助評估電路板尺寸對成本的影響，再完成最終佈局。

為什麼第一次 EasyEDA Pro 匯入出現問題？

第一次完整匯入後，專案正常開啟，外觀看起來也正確，但元件庫關聯並不一致。雖然全部 120 個 PCB 焊墊的網路資訊都被正確統計，另外執行的原生檢查仍回報了 50 項關聯不符。

第一次原生檢查回報了什麼？

50 項警告中，有 20 項是封裝不符，另外 30 項是原理圖與 PCB 不符，全部都涉及重複使用的元件類型。

原因是共用了相同的元件庫名稱：每個 0603 電容都使用 C0603，因此 EasyEDA Pro 合併了原本應保持獨立的封裝。同步後，警告數量從 50 項減少至 20 項，但問題並未完全解決。關鍵在於，即使實體封裝關聯錯誤，焊墊的網路名稱仍可能保持正確。這也是為什麼全部 120 個焊墊的網路檢查都能通過，但匯入的電路板仍存在隱藏問題。

修正封裝關聯不符

修正方式是為每個匯入的封裝指定唯一名稱與識別碼，同時維持其與原理圖的連結。例如，C12 改為 C0603_C12，而 R4 改為 R1206_R4。

重新建立並匯入成對的原理圖與 PCB 後，原生檢查回報：45 個元件、120 個接腳、28 個網路，以及零錯誤。

如何將 EasyEDA 標準版專案匯入 EasyEDA Pro

匯入操作本身並不複雜，真正重要的是匯入前後各項檢查的執行順序。

1. 開啟 File > Import > EasyEDA(Standard)（檔案 > 匯入 > EasyEDA 標準版）。
2. 選擇同時包含原理圖 JSON 與 PCB JSON 的 ZIP 壓縮檔。
3. 選擇 Import Document（匯入文件）與 Use source file style（使用來源檔案樣式）。
4. 本次匯入保持自動封裝關聯啟用，並停用自動 3D 模型關聯。
5. 建立專案並開啟其中的 PCB，在套用之前，先檢查原理圖至 PCB 的變更內容。
6. 儲存同步後的專案，並再次執行 DRC。

最終同步更新了名稱與通道資料，沒有移動任何已驗證的焊墊。同時，也清除了未使用 SYNC 焊墊上自動產生的網路名稱。防焊開窗設定為從焊墊各邊向外擴展 0.05 mm。導線焊墊與測試焊墊停用錫膏開口，讓鋼網只在實際貼裝 SMD 元件的位置印刷錫膏。

EasyEDA Pro 原生檢查的結果

最終檢查直接比對已儲存的原理圖與 PCB 資料，涵蓋連接關係、焊墊、走線、導通孔與接地區域，之後再執行原生 DRC。

圖：TPA3116D2 音訊擴大機 PCB 頂層銅箔佈局，顯示局部接地間距與四條經過濾波的輸出路徑。

圖：TPA3116D2 音訊擴大機 PCB 底層，幾乎全部保留為接地覆銅，僅在較安靜的輸入側配置短走線與導通孔。

已儲存設計的檢查結果

其中有一項重要變更已明確記錄：EasyEDA 移除了一段長度小於 3 µm 的接地走線，因為該線段的兩個端點已與同一網路的銅箔重疊。處理後，連通性檢查與 DRC 仍然通過。

接地覆銅是以固定填充區域匯入。如果移動元件，這些區域的避讓間距不會自動更新。

後續可採用兩種處理方式：

• 在 KiCad 主版中重新填充覆銅，再重新匯入。
• 將固定區域替換為 EasyEDA 原生覆銅區域，並重新執行 DRC。

最終發布版本包含哪些內容？

• TPA3116D2_COMPLETE_REV_A.eprj2：原生 EasyEDA Pro 原理圖、電路板與內嵌元件庫。
• TPA3116D2_Gerbers_44x34mm.zip：從已完成檢查的主版匯出的銅層、防焊層、絲印層、錫膏層、外形與鑽孔檔案。
• PCB_BOM.csv 與 PCB_PickAndPlace.csv：40 個實際貼裝元件的物料需求與貼裝座標。
• PCB_Assembly_Top.pdf 與原理圖 PDF：組裝與電路參考文件。
• KiCad 電路板、專案設定與本機封裝庫：具備可重新填充接地覆銅區域的可編輯主版。
• 驗證報告與發布清單：記錄的檢查結果、檔案大小與檔案雜湊值。

為什麼零錯誤的 DRC 不等同於可製造性檢查？

DRC 只確認佈局符合設計工具所設定的規則，不能證明特定工廠可以製造這片電路板。本專案尚未完成可製造性設計（DFM）檔案上傳、工廠審查或下單，因此可製造性仍是下一階段需要確認的項目。

圖：TPA3116D2 音訊擴大機 PCB 頂層與底層的並排渲染圖，顯示元件佈線與底層接地平面。

製造之前應檢查哪些項目？

1. 依照您打算下單採用的 PCB 製程能力與組裝能力，比對發布版本。
2. 檢查圖層指派、外形、鑽孔、防焊、錫膏、銅厚與拼板處理方式。
3. 使用以工廠製程為導向的分析工具，例如免費 DFM 工具，檢查匯出的檔案。
4. 依照物料清單（BOM）與組裝圖，確認可採購的完整料號、多層陶瓷電容（MLCC）額定電壓與電容極性。
5. 安裝合適的頂部散熱器，並與 IC 接腳保持足夠的電氣間距，再使用具有電流限制功能的 12 V 實驗室電源供電。

結論

GPT-6 Astra 將四行設計需求轉換為可編輯的 EasyEDA Pro 專案、已完成佈線的 PCB，以及經過檢查的發布資料包。然而，更重要的發現是：電路板即使能正常開啟，仍可能包含 50 項錯誤的元件庫關聯。因此，已儲存的原理圖、PCB 資料、連通性與 DRC 結果，比一則成功匯入的訊息更值得重視。

TPA3116D2 所標示的 2 × 50 W 額定功率，也不應直接視為本電路板的輸出功率。在 12 V 供電與 4 Ω 負載下，實際輸出取決於可提供的電源電流、散熱條件與可接受的失真程度。本專案尚未量測這些限制。

因此，這個設計已完成電氣相關檢查，但尚未經過工廠驗證。下一步是在發布電路板供生產之前，依照製造商的製板與組裝限制，進行正式的 DFM 審查。

GPT-6 Astra 與 EasyEDA Pro 常見問題