優化電源網路以實現穩定且高效能的高效能 PCB 設計

曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。

如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓設計中比以往更重要、基本設計規則、進階最佳化，以及決定一個外觀漂亮的電源網路能否真正投入生產的製造考量。讓我們開始吧。

了解 PCB 設計中的電源網路

電源網路的定義及基本作用

電源網路是將一條電源軌（例如 3V3、5V 或 VCORE）由電源來源傳送至所有使用該電源的負載之銅箔結構。它可以是專用平面、多邊形覆銅、寬走線，或最常見的三者組合，並以過孔互相連接。電源網路的主要職責很簡單：無論流過多少電流，都要持續向所有負載提供乾淨而穩定的電壓。換句話說，它既要承載連續的直流電流而不過熱，也要在瞬態發生時快速提供電流而不令電壓下降。可以把它想像成大樓的水管系統：訊號網路像傳遞訊息的細管，電源網路則像同時向所有水龍頭供水的主水管。如果管道太細或壓力下降，下游所有位置都會受到影響。

電源網路與訊號網路的分別

電源網路與訊號網路是兩種不同的結構，將它們視為相同是常見的初學者錯誤。我會這樣區分：

• 電流：訊號網路通常為毫安培；電源網路則可能承載安培甚至數十安培。
• 幾何形狀：訊號偏好窄走線；電源網路偏好低電阻的寬覆銅及平面。
• 故障模式：訊號網路不良會導致資料錯誤；電源網路不良會造成電壓下降、發熱甚至系統完全關機。
• 參考結構：訊號需要連續的 回流路徑；電源網路需要配合低阻抗的 接地平面。

為甚麼現代設計必須妥善管理電源網路

對電壓下降、噪聲及系統穩定性的影響

電源網路設計最關鍵的方程式是銅箔的歐姆定律：V = I × R。電源網路中的每一毫歐電阻都會造成電壓下降，而這種下降就是 IR 壓降。以一條 10 A 電源軌為例，如果電源網路只有 5 mΩ 電阻，便會產生 50 mV 壓降。即使是額定 0.9 V、容差只有 3%（即 27 mV）的核心電源軌，在尚未考慮瞬態或噪聲前，這個壓降已超出容許範圍。

除了靜態 IR 壓降，開關負載也會引入噪聲。處理不當的電源網路會讓噪聲到處傳播，並耦合至敏感的類比及高速部分。良好的電源網路管理可使電源軌在整個工作範圍內保持低阻抗、安靜及穩定。

高電流及多電壓設計的挑戰

現代電路板通常包含十多條電源軌，例如 12Vin、5V、3V3、1V8、1V2、0V9 核心電源等。每條電源軌都是獨立的電源網路，並在層疊中競爭平面面積及過孔空間。

• 平面不足：很少有足夠層數為每條電源軌分配獨立完整平面，因此各層往往要分割成多個平面或孤島。
• 高瞬態電流：GaN 轉換器及新一代 SoC 需要很高的瞬態電流，傳統網路難以乾淨地提供。
• 熱耦合：高電流發熱網路會影響附近元件的工作狀態。
• 回流路徑衝突：分割電源平面可能中斷在其上方佈設訊號的回流路徑。

有效電源網路設計的核心原則

平面分配、載流能力及 IR 壓降控制

第一個重大決定是如何分配平面。在 4 層板中，我通常會將其中一個內層用作接地，並按照訊號敏感度及電流流向，將另一個內層分成多個電流／電源區域；最不敏感但電流最高的區域需要使用最厚銅箔。銅箔截面決定載流能力，業界通常以 IPC-2152 作為參考。走線寬度及銅箔厚度（以每平方英尺的盎司數表示；1 oz 銅約 35 µm，2 oz 約 70 µm）共同決定截面積。

對外層 1 oz 銅箔而言，一個簡單準則是：1 mm 寬走線在溫升約 10°C 的情況下，可安全承載 2 至 3 A。需要更高電流時，可增加銅箔寬度、鋪設平面，或改用 2 oz 銅箔，在不增加電路板面積的情況下將截面積加倍。

去耦策略及迴路面積最小化

靜態銅箔可以處理直流電；快速瞬態則需要局部能量儲存，這正是去耦電容的作用，而其效果幾乎完全取決於佈局。真正的問題是迴路電感所代表的面積，即電流由電容經電源網路流向負載，再經接地返回所經過的空間。每一納亨的迴路電感，都會在電流快速變化時抵抗電容的作用。

• 在電源腳位附近放置小容量（1 至 100 nF）的高頻電容。
• 避免焊盤至過孔之間使用長而窄的連接，也避免過孔以長距離直落至平面。
• 將電源平面與相鄰接地平面之間的介質層距離保持在最小，以減少垂直迴路。
• 對低頻的大容量需求，可在較遠位置加入大容量電容（10 至 100 µF）。

電源網路最佳化的進階技術

模擬、分析工具及目標阻抗規劃

電源分配網路（PDN）及其目標阻抗，是連接靜態電源網路與動態行為的橋樑。目標阻抗是指在最壞情況的瞬態電流下，電源軌仍能維持電壓容差時所能呈現的最高阻抗。經典公式為 Z_target = ΔV / ΔI，其中 ΔV 是可接受的電壓紋波，ΔI 是瞬態電流階躍。假設 1 V 電源軌的容差為 2%，並承受 5 A 瞬態電流，則所需目標阻抗為 0.02 V / 5 A，即在關注頻率範圍內為 4 mΩ。這正是現代 EDA 工具發揮價值的地方。直流 IR 壓降求解器會顯示平面各處的電壓分佈色圖，而交流 PDN 分析器則可確保電源網路及去耦電容組合，從直流至數百 MHz 都低於目標阻抗。既然可以先模擬，就無需等到製造後才在工作台上尋找壓降。

複雜電源分配的佈局最佳做法

當電源軌數量增加時，必須透過嚴謹的佈局紀律保持電源網路整潔：

• 高電流電源軌應鋪設覆銅，不要只用走線，因為完整多邊形覆銅的整體阻抗低於細走線。
• 應大量使用縫合過孔；過孔的載流能力有限，因此平面之間轉換時應以多個過孔並聯。
• 避免切割平面，應保持平面連續，不要以走線或不必要的挖空將其分割。
• 將電源來源與負載彼此靠近，以縮短網路並降低 IR 壓降。

補充一點過孔知識：一般 0.3 mm 電鍍過孔可輕鬆承載 1 至 2 A，因此 10 A 的層間轉換需要小型過孔陣列，而不是單一過孔。應養成把過孔視為具有額定電流的元件，而不只是連接點的習慣。

穩健電源網路的製造考量

銅厚、平面連續性及蝕刻均勻度

銅重只是名義目標，實際厚度取決於電鍍及蝕刻。若按照 2 oz 銅箔規劃 IR 壓降預算，最後卻得到偏薄或不均勻的銅箔，實際電阻便會增加，設計裕量也會減少。

• 電源網路的電阻由銅箔厚度及其一致性決定。
• 蝕刻均勻度十分重要，因為過度蝕刻會令覆銅變窄，而邊緣側蝕則會減小截面積。
• 平面連續性必須能夠承受層壓、空洞或對位偏差，避免破壞已建立的低阻抗平面。

針對高電流進行設計，可能決定電路板能否保持低溫運作，或是在負載下出現掉電；指定並驗證 厚銅（2 oz 及以上）可以帶來關鍵差異。

確保量產中維持設計性能的製程控制

從原型轉向數千件量產時，可重複性是關鍵。如果一個電源網路在第 1 塊板上表現良好，到第 500 塊卻完全失控，就不能稱為穩健設計。銅電鍍厚度、蝕刻補償、層壓壓力及層間對位都必須受到嚴格控制，確保實際製造的電源網路符合模擬模型。非對稱層疊在此也十分重要，因為不對稱及層壓熱量會造成翹曲，對銅箔及焊點產生應力。這正是有能力的製造商能夠發揮作用的地方。

JLCPCB 在電源網路最佳化 PCB 方面的專業能力

打造優秀的電源網路只是工作的一半；另一半是找到能夠忠實重現它的製造商。這正是 JLCPCB 一直為我的電路板所做的事情。

專注於電源分配的專業 DFM 審查

JLCPCB 的自動化 DFM 驗證可找出會悄悄破壞電源網路的問題，例如銅厚不足以承載預期電流、過孔數量臨界不足、平面不連續等。這些問題會在製造前被發現，從而節省一次重新打樣及大量工作台除錯時間。

JLCPCB 透過受控銅重（包括厚銅）、嚴格的蝕刻公差及妥善管理的多層層壓，使平面連續性及銅厚接近設計意圖。這種一致性可讓 IR 壓降及目標阻抗預算在實際電路板上如預期實現。相同的製程控制適用於 2 美元起的原型至全面量產。因此，只要電源網路通過模擬，第 1 件與第 10,000 件都能保持一致。快速交付、即時報價及內置 SMT 組裝服務，讓你可以在不犧牲電源完整性的情況下快速迭代。

PCB 電源網路常見問題

結論

電源網路遠不只是原理圖上的「VCC」。它是一套電流傳輸系統，應有足夠銅箔承載電流，具備足夠低的電阻以限制 IR 壓降，配合緊密的去耦處理瞬態，並採用經過設計的層疊，使 阻抗在整個頻率範圍內低於目標值。

隨著電源軌數量及瞬態電流增加，電源網路管理將變得更加重要。當銅箔、平面及迴路面積都正確後，再與 JLCPCB 等能嚴格控制銅箔、平面及層疊的製造商合作，電路板便可在負載下保持低溫、低噪聲及穩定。請把電源網路視為一等公民，它們便會安靜可靠地完成工作，讓你不必再為神秘掉電問題反覆除錯。