高頻 PCB 設計中的集膚效應損耗管理

集膚效應會將高頻電流推向銅走線表面的薄層。此時，走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下，這個導電層深度只有約 2 µm，而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場，而該磁場會在銅芯內感應出微小的反向電流，使中心區域的電流互相抵消，並在表面附近增強。

圖 1：集膚效應將電流集中在 PCB 的外層

訊號變化越快，可以使用的導電層就越淺。此時，銅箔厚度以及銅箔上電鍍的金屬種類，會決定有多少訊號能夠通過。本指南將解釋集膚深度，以及銅箔粗糙度和表面處理如何造成損耗，並說明如何選擇銅箔、走線幾何形狀和層壓材料，以控制高速訊號損耗。

了解高速 PCB 中的集膚效應

所有具有交流電的導體都會出現集膚效應。在 PCB 上，它是一項決定高速訊號能使用多少銅箔的規則，並進一步決定走線會產生多少損耗。

什麼是集膚效應和集膚深度？

交流電傾向於沿導體表面流動，而不是均勻分布在整個導體截面。集膚深度是指低於材料表面的深度，在該位置的電流密度約為表面電流密度的 37%。約 63% 的電流位於最初的集膚深度內，因此工程師會將這個深度視為導體的有效厚度，也就是「集膚深度」。

圖 2：1 MHz 至 77 GHz 的銅集膚深度

集膚深度與導體的電阻率、訊號頻率和材料磁導率有關，計算公式如下：

δ = √[ρ / (π f μ₀ μᵣ)]

其中：

• δ = 集膚深度（m）
• ρ = 導體電阻率（Ω·m）
• f = 訊號頻率（Hz）
• μ₀ = 真空磁導率（4π × 10⁻⁷ H/m）
• μᵣ = 導體相對磁導率（銅約為 1）

δ ≈ 66 / √f₍MHz₎  µm

其中 f 以兆赫（MHz）表示，δ 以微米（µm）表示。隨著頻率增加，集膚深度會下降。例如，銅在 1 MHz 時的集膚深度約為 66 µm，而在 100 MHz 時約為 6.6 µm。

高頻電流如何在銅中流動

當電流流過走線時，電流會重新分布，因為走線和回流路徑形成的迴路不喜歡磁通量變化。在低頻下，主要限制是電阻，電流分布相對均勻。在高頻下，電感的電抗成為主要因素，電流會沿著磁通量最小的路徑流動，也就是靠近參考平面回流電流的路徑。

圖 3：1 MHz 和 5 GHz 下微帶線截面的電流密度

因此，電流會集中在微帶線走線的下表面，以及微帶線下方的兩個角落。回流電流則會在走線下方平面中的薄帶上形成鏡像。在這個過程中，走線周圍的電場不會改變，因此集膚效應不會影響走線電容，只會改變次表面的電流集中程度。這會稍微增加走線電阻，並降低其內部電感。

對訊號衰減和完整性的影響

由於集膚效應，走線電阻會隨頻率增加，並將訊號能量以熱量形式耗散。對於平滑銅傳輸線，Eric Bogatin 將導體衰減估算為：

導體損耗（dB/in）≈ [36 / (w × Z₀)] × √f₍GHz₎

其中：

• w = 走線寬度，單位為 mil（1 mil = 0.001 英寸）
• Z₀ = 走線特性阻抗（Ω）
• f₍GHz₎ = 訊號頻率，單位為 GHz
• 導體損耗 = 每英寸的近似衰減（dB/in）

對於 10 GHz 下、寬度 5 mil（0.127 mm）、阻抗 50 Ω 的走線：

導體損耗 ≈ [36 / (5 × 50)] × √10 ≈ 0.46 dB/in

集膚效應損耗與頻率相關，會影響訊號完整性。數位邊緣由大量諧波組成，而集膚效應對高次諧波的衰減比低次諧波更大。當邊緣沿走線傳播時，每個位元都會逐漸「塗抹」到下一個位元，最終使接收端的眼圖閉合。

增加集膚效應損耗的主要因素

金屬種類和頻率決定集膚深度，但實際損耗大小取決於流過這個薄層的電流。造成損耗的各項變化，與表面紋理、介電層幾何形狀和電鍍金屬量有關。

銅箔表面粗糙度

銅箔貼合層壓材料的一側會被粗化。這種齒狀結構可以將銅箔固定到樹脂中，為電路板提供剝離強度。在微帶線中，經處理的一側朝向接地平面，而電流也集中在這一側。當粗糙度接近集膚深度時，電流會沿著所有凸起和凹谷流動，使路徑長度和電阻增加。

Hammerstad 粗糙度修正用於計算粗糙銅表面造成的額外導體損耗。它被視為相對於平滑銅損耗的乘數，公式如下：

Kᵣ = 1 + (2/π) × arctan[1.4 × (Δ/δ)²]

其中：

• Kᵣ = 粗糙度修正因子（無因次）
• Δ = 銅箔表面 RMS 粗糙度（µm）
• δ = 訊號頻率下的集膚深度（µm）
• arctan = 反正切函數（弧度）

圖 4：1 GHz 和 10 GHz 下粗糙銅箔輪廓與集膚深度比較

當銅箔 RMS 粗糙度為 1 µm（約 0.04 mil）時，1 GHz 下修正因子約為 1.20；在 10 GHz 下則升至約 1.81。因此，同一粗糙銅表面在 10 GHz 下的導體損耗，約比平滑銅估算值高 81%。這個模型只是近似值，實際行為取決於銅箔輪廓和傳輸線幾何形狀。

電鍍材料和表面處理

表面處理只是阻焊層露出的銅箔表面，例如焊盤、邊緣發射端和未被阻焊層覆蓋的 RF 走線。在這些表面上，表面處理層就是實際導電表面；導電率低於銅的金屬會增加損耗：

• ENIG 會沉積 3–6 µm（0.12–0.24 mil）化學鎳，再覆蓋約 0.05 µm（2 µin）金。鎳的導電率比銅低很多。
• HASL是以錫為基礎的焊料，導電率約為銅的八分之一，厚度也會變化。
• OSP是在裸銅上形成的有機塗層，因此不會對電流產生明顯導體損耗。
• 沉銀會在表面留下薄薄的高導電金屬層，對損耗的影響幾乎可以忽略。

在多 GHz 等高頻環境中，ENIG 尤其重要，因為這些頻率下電流只能穿透數微米。ENIG 表面上的大量電流會流過鎳，而 3–6 µm 厚的鎳層可能填滿整個集膚深度範圍。

介電材料和走線幾何形狀

介電材料本身不會產生集膚效應，但會決定走線寬度，而走線寬度則決定可供電流流動的表面積。對於指定的 50 Ω 目標，走線與參考平面之間的距離越小、介電常數越高或介電層越薄，所需走線就越窄。導體損耗大致與 1/w 成正比，因此走線變窄會使每英寸電阻大致加倍。

蝕刻後，走線寬度會進一步變小，因為蝕刻液由上至下作用，最終形成梯形截面，靠近層壓材料的一側較寬。微帶線的大部分電流由這個較寬的底部承載。因此，蝕刻造成的寬度損失，正好發生在電流最集中的銅箔位置，這也是PCB 阻抗控制佈線與損耗控制實際上屬於同一項設計工作的原因。

如何降低 PCB 中的集膚效應

當頻率固定時，集膚深度不會改變。因此，要降低集膚效應損耗，就需要提供更平滑、更寬且導電性更好的表面。三個主要調整方向分別對應三種原因：銅箔、幾何形狀和層壓材料。

選擇低粗糙度銅箔

之所以要選擇適合的銅箔，是因為銅箔會在層壓製造期間與芯板黏合。大多數供應商會為每種芯板提供多個銅箔等級，表面越平滑，價格通常越高。銅箔規格 IPC-4562B 定義了輪廓級別，而資料表通常以 Rz，也就是峰谷高度，標示粗糙度。

超過 10 GHz 後，諧波能量較高，只有 VLP、HVLP 和最平滑的 RTF 等級，其粗糙度才接近幾個集膚深度。由於 RTF 沒有 IPC 粗糙度級別，應查閱資料表中的 Rz。

優化走線寬度和厚度

最有效的幾何調整方法是增加寬度，因為導體損耗大致與承載電流的表面寬度成反比。走線越寬，為支援 50 Ω 阻抗所需的介電層高度也越大。

• 設定目標阻抗，例如單端 50 Ω 或差分 100 Ω。
• 在堆疊結構允許的情況下，選擇到參考平面距離最大的介電層。
• 根據該高度計算走線寬度，結果通常會比預設寬度更大。
• 不要讓差分對過度緊密耦合，因為這會導致 100 Ω 走線過窄。

在 GHz 頻率下，銅箔厚度的影響並不大，因為 1 oz 走線厚度為 35 µm（1.4 mil），在 1 GHz 下約等於 17 個集膚深度。此後厚度增加並不會帶來明顯改善，而 JLCPCB 在改用 2 oz 銅箔時，兩層板最小間距會增加至 0.16 mm（6.5 mil）。集膚深度仍然接近銅箔厚度，較厚銅箔只會在約 15 MHz 以下提供明顯幫助。因此，應優先投資於更寬走線和阻抗控制佈線。

選擇先進電路板材料

低損耗層壓材料可以直接降低介電損耗，使導體損耗在總損耗中佔更大比例。

Bogatin 的近似公式使用耗散因數和介電常數估算單位長度介電插入損耗：

介電損耗（dB/in）≈ 2.3 × f₍GHz₎ × Df × √Dk

其中：

• f₍GHz₎ = 訊號頻率，單位為 GHz
• Df = 介電耗散因數（損耗正切），無因次
• Dk = 相對介電常數，無因次
• 介電損耗 = 每英寸近似衰減（dB/in）

對於 5 mil 走線，這項估算值約為上述銅導體損耗的兩倍。實際損耗取決於層壓材料性能、走線幾何形狀和頻率。

以 RO4350B 為例，Dk 為 3.48、Df 為 0.0037，使用相同公式計算得出每英寸約 0.16 dB 損耗。此時銅箔約佔總損耗四分之三，因此高級層壓材料配合粗糙銅箔，會浪費材料優勢。這也是 Rogers 提供採用反向處理銅箔的 RO4350B LoPro 的原因。

我們的高速 PCB 製造方案

低損耗設計仍然需要工廠準確重現走線寬度、銅箔和表面處理。JLCPCB 的高速和阻抗控制服務可以對應這些輸入條件。

精密銅箔蝕刻和粗糙度控制

走線寬度是在成像和蝕刻階段決定，因此寬度精度取決於圖形曝光精度。JLCPCB 使用全自動激光直接成像生產線，直接根據客戶資料寫入圖形，不需要使用菲林光罩。低損耗走線需要較寬幾何形狀，JLCPCB 標準能力可以在 1 oz 銅箔上實現 0.10 mm（4 mil）線寬和線距。

在 JLCPCB，粗糙度取決於材料選擇，因為層壓材料決定銅箔輪廓。高速 PCB 服務可以使用 Rogers RO4350B／ZYF 系列 PTFE 層壓材料製造雙層、1 oz 電路板，Df 低至 0.0016。這些層壓材料在能力頁面中沒有列出銅箔輪廓。如果損耗模型需要 VLP 或 HVLP 銅箔，應在指定堆疊結構前向支援團隊確認銅箔等級，確保電路板模型準確。

高速表面處理能力

傳統剛性電路板可選用 HASL（含鉛或無鉛）、ENIG 和 OSP。對於具有外露傳輸線的高速 FR-4 電路板，OSP 可以讓電流在裸銅中流動，不會產生額外導體損耗。當外露銅箔有限時，ENIG 通常更實用，因為它適合需要平整焊盤的細間距 BGA 和連接器。

高速線路可選用 1 或 2 µin（約 0.025 或 0.05 µm）金厚度的 ENIG。薄金層幾乎不會承載 RF 電流，底部鎳層則決定每個外露表面的損耗。只要可能，應讓長 RF 走線位於阻焊層下方，並按照阻抗模型將阻焊層納入模型，因為它可能使阻抗降低數歐姆。

嚴格阻抗和訊號測試

啟用訂單阻抗控制後，JLCPCB 在多層板上提供標準 ±10% 阻抗容差，也可選擇 ±5% 特別容差。JLCPCB 阻抗計算器以實際使用的堆疊結構為基礎，因此它提供的線寬就是製程預期使用的線寬。每個阻抗控制訂單都會依照PCB TDR 阻抗測試指南，在拼板邊緣附近進行 TDR 測試。

圖 5：在拼板邊緣的 PCB 測試條上進行 TDR 阻抗測試

TDR 只能確認阻抗，不能測量插入損耗。應增加直線測試走線，並使用向量網絡分析儀在第一批電路板上檢查集膚效應損耗。Gerber 檔案和阻抗控制可以在 JLCPCB 報價頁面啟用。

集膚效應常見問題

結論

集膚效應不是需要完全避免的故障，因為 PCB 上的所有高速訊號都會受到它影響。你能控制的是電流被推向哪個表面。在低頻下，電阻主要由銅箔厚度決定；在 GHz 頻率下，則由銅箔粗糙度、外露銅箔表面處理，以及介電層上的走線寬度共同決定。

當每通道鏈路速率超過 112 Gbps 並進入更高毫米波頻段時，集膚深度會持續縮小到標準銅箔厚度以下。此時，銅箔等級應與 Dk 和 Df 一樣，直接顯示在堆疊圖中，而不應只寫在備註。設計完成後，可以使用 JLCPCB 的阻抗控制電路板，以及 Rogers 或 PTFE 高頻電路板，在實際硬件上驗證不同設計選項。