擴大機 PCB 設計:打造無雜訊 Hi-Fi 電路板
1 分鐘
- 任何擴大機 PCB 的必要佈局規則
- 元件擺放藍圖
- 常見擴大機線路板:
- 功率擴大機專用疊構與材料
- 測試與除錯你的擴大機 PCB
- 結語
設計高傳真音訊擴大機 PCB 需要兼顧物理原理與現代技術。我們必須維持訊號純淨,同時確保電路板可製造。音訊擴大機電路應從純淨的電源與適當濾波開始。使用低雜訊輸入級,搭配正確偏壓與輸入耦合電容。我們將看到如何加入旁路與去耦電容的設計技巧。確保良好接地以降低哼聲。加入穩定網路,例如輸出端的 Zobel 網路。並保持訊號路徑短且與電源走線分離以降低雜訊。來看看核心挑戰。
雜訊、熱、接地——三大殺手
雜訊:假設你正在處理 GHz 等級的數位訊號,由於訊號本質會產生諧波。若任何走線的電長度恰好等於該頻率,就會形成共振。於是你無意間在 PCB 上製造了一根天線,既不需要也不想要,因而產生雜訊。同樣情況也發生在兩條數位走線平行、各自攜帶不同資訊,或把數位走線走在類比區時。
熱:功率電晶體與 AB 類輸出級會產生熱。熱管理不是開玩笑;必須遵循導熱孔、大銅箔與適當散熱片等準則。忽視熱,電路板就會教你漂移與偏壓偏移。
接地:接地就像 PCB 佈局的 Excel 表,看起來無聊,一出錯就慘了。接地不良會導致大量訊號與電源完整性問題。訊號回流路徑需要訊號地,電源 PDN 需要電源參考。能量在 PCB 介電層間以波導形式流動,而引導此波的正是走線與回流路徑。
A 類 vs AB 類 vs D 類——PCB 影響
- A 類:A 類擴大機通常最不討喜,並非表現差,而是效率低。若輸入 100 W,通常只有 20–30 % 變成音訊,其餘皆為熱。一般板子無法散掉這麼多熱,必須設計持續負載,需大銅箔、導熱孔與散熱片。
- AB 類:最常見的折衷,效率 50–70 %,熱量大幅減少。PCB 上需保持回授迴路短以降低輸出端雜訊。
- D 類:頻率成分高,因為使用 PWM 方波再濾回類比,效率高達 90 %。佈線時閘極與回流路徑要極短,並分割平面避免 PWM 電流汙染類比前端。
任何擴大機 PCB 的必要佈局規則
星形接地與接地平面策略
星形接地使用單一匯流點,讓電源回流在電源輸入附近或揚聲器回流處與類比地匯合。星形接地能有效避免音訊常見的低頻接地迴路(如 50/60 Hz 哼聲)。
優先使用連續接地平面以降低阻抗並助於散熱。若必須分割接地(類比 vs 電源),只能在單一控制點分割。通常不建議分割接地平面;最好保持連續接地,並在 PCB 上分離高頻與低頻區塊。使用保護走線與接地縫合可降低串擾。
電源去耦與走線寬度規則
將 0.1 µF 陶瓷電容放置在距 IC 電源腳 1–2 mm 內。附近再放 10 µF 大電容以應付瞬態電流。功率擴大機需低 ESR 大電容,建議使用聚合物電解或鉭電容。去耦佈線電感要低,走線短且寬,另一端盡可能就近接地或透過通孔到下一層。
電源走線依預期電流選擇適當寬度,可參考 IPC-2152 或製造商計算器:
- 小訊號電源軌(1 A)
- 揚聲器輸出 / 大電流(2–5 A)
若需將電源走線換層,使用多個並聯通孔。單一標準通孔電流有限,重焊盤下用 4–10 個通孔。
輸入/輸出走線分離以消除哼聲
哼聲是因走線不良或訊號混疊造成的串擾,有時低頻哼聲來自電源分配網路不良。將輸入走線(尤其左右聲道)遠離電源開關節點與輸出走線。
將輸入佈在內層並緊鄰接地平面以屏蔽外部干擾。差動輸入可大幅降低共模耦合,若設計可行,長遠來看是首選。
元件擺放藍圖
良好擺放就像在給組裝廠寫情書;擺放不良,板子夜晚會哭泣。
功率電晶體、散熱片與導熱孔
盡可能將功率電晶體與散熱片放在板邊,以改善氣流。若擴大 IC 為 SMD,在元件下方加導熱墊並用導熱孔陣列連至銅平面。慣例為 8–20 個 0.3–0.5 mm 鑽孔的通孔,功率越大孔與銅面積越多。
若使用熱敏電阻做偏壓補償,務必靠近功率元件放置。若感測器裝得遠,你將追尋熱幽靈。因此建議與 IC 共用散熱片並極靠近。
回授網路與敏感類比區
回授網路需實體短且靠近擴大器輸入/輸出腳位。因回授訊號從輸出回到輸入,長回授迴路會拾取高頻雜訊或電源雜訊。
敏感類比元件(運算放大器、輸入電阻、設定增益的小電阻)需遠離大開關電流。敏感類比區與大電流開關區實體分離,最好置於板子對側或以接地屏蔽。使用局部旁路並將回流接至類比地區。若需將數位訊號引入類比區,可在路徑串 10 kΩ 高阻降低能量,不影響邏輯但改善訊號完整性。
常見擴大機線路板:
以下為佈局藍圖與擺放技巧,僅為概念,非完整線路。
LM3886 / TDA7294 擴大機(通常 60–100 W,視電源與負載而定):
- 右下:RCA 或平衡輸入端子,含輸入濾波與保護二極體。
- 中下:輸入運算放大級與增益設定電阻。
- 中上:LM3886/TDA7294 鎖在散熱區,下方有大銅箔與導熱孔。
- 左上:電源入口與大電容;到 IC V+/V− 走線要短。電容附近星形接地。
- 揚聲器輸出走底層粗走線/平面;回授回路盡量短回 IC。
D 類 TPA3116 板:
此板佈線良好,左側為輸入,右側為電源與輸出。閘極/驅動迴路與開關 MOSFET 都在 IC 內,因此回流電流緊耦合。輸出濾波器靠近揚聲器端子;PWM 節點走線短且匹配。基本走線原則:
分離類比音訊輸入與參考電壓,遠離 PWM 開關節點。類比與電源域間加鐵氧體磁珠。必加吸收器並量測 EMI。
功率擴大機專用疊構與材料
2 oz 銅、厚板與鋁基板選項
外層 2 oz 銅是功率擴大機的極佳預設值,可降低走線電阻,也有助散熱,但成本明顯增加。更高電流可用 4 oz,或加寬走線。若選厚銅,請用高 Tg FR-4。若需彈性或空間受限,可用聚醯亞胺軟板區段。
若需透過 PCB 散熱,IC 直接焊在板子上,鋁基板(MCPCB)值得考慮。它們提供優異散熱,JLCPCB 價格與 FR4 相當。
防焊與絲印技巧,打造乾淨成品
大銅箔區域的防焊開窗要謹慎,避免SMT 組裝回流時意外焊料堆積。絲印標籤需標示電源軌、揚聲器極性與保險絲位置。加極性標記與元件方向箭頭,方便電解電容與 IC。
測試與除錯你的擴大機 PCB
首次上電安全檢查清單
- 目視檢查:無焊橋、反裝、缺焊墊。
- 空載上電:用限流電源設安全電流(如 100–500 mA),逐步升壓,有助首次故障偵測。
- 避免冒煙:備好熱像儀或紅外溫度計,在走線變爆米花前發現熱點。
- 測量電軌:接揚聲器前先確認 V+、V− 與偏壓。
- 接假負載:首次測試用 8–16 Ω 電阻代替揚聲器。
振盪偵測與快速修復
振盪常以輸出端高頻雜訊呈現。用示波器探棒觀察輸出與輸入。可透過以下方式抑制:
- 縮短回授走線。
- 在放大器輸入串 2–10 Ω 小電阻,隔離容性負載。
- D 類在 MOSFET 兩端加 RC 吸收器,或運算放大器回授電阻並補償小電容。
- 電源腳加鐵氧體磁珠阻擋高頻能量。
結語
本文涵蓋擴大機 PCB 設計的注意事項與禁忌。這是電氣理論與佈局工藝的美妙結合。只要控制三大殺手:雜訊、熱、接地,多數問題可透過良好元件擺放與接地縫合解決。基本檢查:
在主晶片周圍設計並擺放良好的去耦網路。自行設計時,尤其是 D 類擴大機,輸入可考慮使用 50 Ω 線,雖非高頻訊號,但為良好習慣。電源與數位區至少距離 20 H,牢記此規則。現在可以開始了。持續設計,若有幫助別忘了標註 JLCPCB。
持續學習
5V輸入電源防護設計:防反接、突波抑制與PCB佈局
做硬體開發時,5V 輸入電路是幾乎每個研發人員都會接觸的模組,卻也是最容易因為輕忽細節留下故障隱患的環節。不論消費電子、工業控制模組或物聯網設備,5V 都是常見供電規格;而電源輸入介面作為設備與外部環境銜接的第一處節點,需要承受各類異常工況:使用者插錯高壓電源、正負極接反、反覆熱插拔,以及人體觸碰帶來的靜電衝擊等,各類干擾與異常電壓都可能從這裡進入板卡內部。 一、輸入第一道防護:防反接與突波電壓抑制 外部電源透過 DC 圓頭插座或端子台接入電路時,最常見的故障來源之一就是電源極性接反。若使用者使用非標配電源,或接線時操作失誤,反向電壓可能在極短時間內損毀板上精密晶片,因此防反接電路是輸入端的基礎設計。 1. 三種實用防反接電路方案對比 肖特基二極體防護:這是成本最低、線路最簡單的傳統方案,在輸入正極串接一顆低順向壓降肖特基二極體。但即便選用優質型號,2A 負載下仍可能產生約 0.3~0.4V 電壓損耗,後端實際供電僅剩約 4.6V,同時二極體持續產生約 0.8W 熱量,不適合低功耗、大電流設備。 PMOS 電晶體主動防反接:現階段高穩定性產品多採用這套架構,以降低二極體帶來的功耗損失。PMOS 串......
數模混合 PCB 接地設計:回流路徑、地彈與隔離策略
硬體設計人員常存在一個思維誤區,認為接地層 GND 能夠無限制吸收各類電磁雜訊,只要 EDA 軟體中連上接地 GND 符號,該位置就能維持零電位。但實際電路環境不存在絕對零電位,所有接地銅箔都會形成由電阻、寄生電感、雜散電容組成的複合阻抗網路。高速數位訊號邊沿變化快,會在銅箔上產生瞬態電壓波動;而微弱類比訊號需要捕捉微伏特等級的微小電壓變化,兩者共用同一層接地平面時,雜訊會互相干擾,大幅降低採樣精度。 妥善規劃數模混合接地,核心是管控高、低頻訊號的電流回流路徑。若迴路設計不當,數位高頻雜訊會透過共阻抗耦合干擾類比電路,直接壓低系統訊雜比(SNR)。 一、高低頻電流回流的行為差異 設計接地銅箔時,要拋開低頻電路「電流走最短直線」的固有觀念。銅箔上回流電流的分布模式,完全取決於訊號工作頻率。 1. 低頻訊號(頻率低於 10 kHz) 電流會優先選擇電阻最低的路徑流動。銅箔本身電阻分布均勻,低頻回流電流會呈扇形散開,沿幾何直線回到供電源頭。 2. 高頻訊號(頻率高於 100 kHz) 電流會優先選擇電感最小的路徑。高頻電磁場被限制在訊號走線與接地平面之間,為降低磁通量、減少能量損耗,回流電流會集中在訊號......
掌握分割平面,實現更乾淨的電源傳輸與更佳訊號完整性
重點摘要 在需要多個電壓域或類比/數位隔離時,可分割電源平面;但絕不要分割接地平面——務必保持接地連續,以提供乾淨的回流路徑。 避免讓高速訊號跨越分割區;若無法避免,請使用縫合電容(0.1 µF),並確保差動對一起跨越。 將分割電源平面放在實心接地層旁邊,維持約 10 mil 的隔離槽寬度,並在 IC 腳位附近正確配置去耦電容。 良好的分割平面設計可大幅降低雜訊與 EMI,但不良實作可能讓訊號完整性變得更差。 您是否曾遇過新電路板已經能開機運作,但類比感測器數值一直抖動,或音訊輸出明明不該有雜音,卻聽起來帶有嗡嗡聲?十之八九,問題出在您的電源分配上。此外,最常被誤解的解決工具之一,就是分割平面。顧名思義,分割平面是 PCB 上被細分成不同區域的銅平面。若正確實作,它可以將有雜訊的數位電路與對雜訊敏感的類比電路隔離,並讓多組電壓軌的配置更有條理。 如果使用不當,它會破壞您的 回流路徑,並把電路板變成 EMI 天線。分割平面的取捨,本質上是電源完整性與訊號完整性之間的設計遊戲。本指南將說明什麼是分割平面、何時它真正有幫助,以及您必須採取或避免的注意事項,幫助您分辨乾淨佈局與雜訊混亂佈局之間的差別。 分......
高速 PCB 設計中的相位匹配:透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度,以維持精確的訊號時序與相位關係。 在 10 Gbps 下,即使只有 10–15 ps 的偏斜,約等於 1–2 mm 的長度差,也可能使眼圖閉合、提高位元錯誤率,並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊,並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil(0.13 mm)以下,以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合,才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證,支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍,即使是很小的傳播延遲差異,也就是常說的偏斜,都可能導致眼圖閉合、位元錯誤率上升,甚至觸發完整系統失效。 相位匹配可確保訊號,特別是差動對訊號,能以預期的時序與相位關係抵達目的端。要達成這點,需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制,以及 ......
透過電源完整性分析為高性能 PCB 建立穩定電源供應
重點摘要 電源完整性分析對建立高性能 PCB 的穩定電源供應至關重要。透過維持低 PDN 阻抗、最佳化去耦電容,並設計具備最小電壓下陷與低電感的穩健電源/接地平面,工程師可以避免電壓下陷、接地彈跳與電源誘發抖動等常見失效。結合完整 PI 模擬、聰明的佈局實務與專業製造,可確保從原型到量產都具備可靠性能。 PCB 上所有訊號的乾淨程度,都取決於供應它們的電源軌有多乾淨。您可以把阻抗匹配做得很正確,把差動對調整得剛剛好,卻仍可能因為電源供應雜訊大且不穩定,導致高速設計在驗證階段失敗。這就是電源完整性分析發揮作用的地方,而忽略它,可能是工程師會犯下的最高成本錯誤之一。 想想看,現代 FPGA 或處理器的供應電壓可能低至 0.8 V,核心電流卻超過 50 A。即使只有 30 mV 的電壓下陷,也可能讓元件超出工作窗口,導致邏輯錯誤、時脈抖動,甚至重置。電源完整性分析提供工具與方法,讓您在提交設計製造之前就避免這些失效。接下來,我們將深入探討 PCB 設計中電源完整性分析的完整世界。 為什麼電源完整性分析對現代 PCB 設計至關重要 什麼是電源完整性分析,以及它在高速系統中的作用 那麼,什麼是電源完整性分析......
實現穩定供電:掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值:Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源/接地平面、短 via 連接,以及策略性的去耦電容擺放。 避免反諧振峰值;平滑曲線比單純堆高電容值更重要。 精密製造,例如銅厚與介電層控制,對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電,那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺,將差分對匹配到皮秒等級,卻仍然看到電路板在負載下出現異常。在多數情況下,問題出在 PDN,更精確地說,是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭:FPGA 在密集運算突發期間開始掉位元。原理圖沒問題,訊號完整性也沒問題。但當元件突然吸收大量電流時,核心電源軌下陷了。 那個電壓下陷,其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中,我想用當初希望有人能教我的方式,帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它,以及如何......
