擴大機 PCB 設計:打造無雜訊 Hi-Fi 電路板
1 分鐘
- 任何擴大機 PCB 的必要佈局規則
- 元件擺放藍圖
- 常見擴大機線路板:
- 功率擴大機專用疊構與材料
- 測試與除錯你的擴大機 PCB
- 結語
設計高傳真音訊擴大機 PCB 需要兼顧物理原理與現代技術。我們必須維持訊號純淨,同時確保電路板可製造。音訊擴大機電路應從純淨的電源與適當濾波開始。使用低雜訊輸入級,搭配正確偏壓與輸入耦合電容。我們將看到如何加入旁路與去耦電容的設計技巧。確保良好接地以降低哼聲。加入穩定網路,例如輸出端的 Zobel 網路。並保持訊號路徑短且與電源走線分離以降低雜訊。來看看核心挑戰。
雜訊、熱、接地——三大殺手
雜訊:假設你正在處理 GHz 等級的數位訊號,由於訊號本質會產生諧波。若任何走線的電長度恰好等於該頻率,就會形成共振。於是你無意間在 PCB 上製造了一根天線,既不需要也不想要,因而產生雜訊。同樣情況也發生在兩條數位走線平行、各自攜帶不同資訊,或把數位走線走在類比區時。
熱:功率電晶體與 AB 類輸出級會產生熱。熱管理不是開玩笑;必須遵循導熱孔、大銅箔與適當散熱片等準則。忽視熱,電路板就會教你漂移與偏壓偏移。
接地:接地就像 PCB 佈局的 Excel 表,看起來無聊,一出錯就慘了。接地不良會導致大量訊號與電源完整性問題。訊號回流路徑需要訊號地,電源 PDN 需要電源參考。能量在 PCB 介電層間以波導形式流動,而引導此波的正是走線與回流路徑。
A 類 vs AB 類 vs D 類——PCB 影響
- A 類:A 類擴大機通常最不討喜,並非表現差,而是效率低。若輸入 100 W,通常只有 20–30 % 變成音訊,其餘皆為熱。一般板子無法散掉這麼多熱,必須設計持續負載,需大銅箔、導熱孔與散熱片。
- AB 類:最常見的折衷,效率 50–70 %,熱量大幅減少。PCB 上需保持回授迴路短以降低輸出端雜訊。
- D 類:頻率成分高,因為使用 PWM 方波再濾回類比,效率高達 90 %。佈線時閘極與回流路徑要極短,並分割平面避免 PWM 電流汙染類比前端。
任何擴大機 PCB 的必要佈局規則
星形接地與接地平面策略
星形接地使用單一匯流點,讓電源回流在電源輸入附近或揚聲器回流處與類比地匯合。星形接地能有效避免音訊常見的低頻接地迴路(如 50/60 Hz 哼聲)。
優先使用連續接地平面以降低阻抗並助於散熱。若必須分割接地(類比 vs 電源),只能在單一控制點分割。通常不建議分割接地平面;最好保持連續接地,並在 PCB 上分離高頻與低頻區塊。使用保護走線與接地縫合可降低串擾。
電源去耦與走線寬度規則
將 0.1 µF 陶瓷電容放置在距 IC 電源腳 1–2 mm 內。附近再放 10 µF 大電容以應付瞬態電流。功率擴大機需低 ESR 大電容,建議使用聚合物電解或鉭電容。去耦佈線電感要低,走線短且寬,另一端盡可能就近接地或透過通孔到下一層。
電源走線依預期電流選擇適當寬度,可參考 IPC-2152 或製造商計算器:
- 小訊號電源軌(1 A)
- 揚聲器輸出 / 大電流(2–5 A)
若需將電源走線換層,使用多個並聯通孔。單一標準通孔電流有限,重焊盤下用 4–10 個通孔。
輸入/輸出走線分離以消除哼聲
哼聲是因走線不良或訊號混疊造成的串擾,有時低頻哼聲來自電源分配網路不良。將輸入走線(尤其左右聲道)遠離電源開關節點與輸出走線。
將輸入佈在內層並緊鄰接地平面以屏蔽外部干擾。差動輸入可大幅降低共模耦合,若設計可行,長遠來看是首選。
元件擺放藍圖
良好擺放就像在給組裝廠寫情書;擺放不良,板子夜晚會哭泣。
功率電晶體、散熱片與導熱孔
盡可能將功率電晶體與散熱片放在板邊,以改善氣流。若擴大 IC 為 SMD,在元件下方加導熱墊並用導熱孔陣列連至銅平面。慣例為 8–20 個 0.3–0.5 mm 鑽孔的通孔,功率越大孔與銅面積越多。
若使用熱敏電阻做偏壓補償,務必靠近功率元件放置。若感測器裝得遠,你將追尋熱幽靈。因此建議與 IC 共用散熱片並極靠近。
回授網路與敏感類比區
回授網路需實體短且靠近擴大器輸入/輸出腳位。因回授訊號從輸出回到輸入,長回授迴路會拾取高頻雜訊或電源雜訊。
敏感類比元件(運算放大器、輸入電阻、設定增益的小電阻)需遠離大開關電流。敏感類比區與大電流開關區實體分離,最好置於板子對側或以接地屏蔽。使用局部旁路並將回流接至類比地區。若需將數位訊號引入類比區,可在路徑串 10 kΩ 高阻降低能量,不影響邏輯但改善訊號完整性。
常見擴大機線路板:
以下為佈局藍圖與擺放技巧,僅為概念,非完整線路。
LM3886 / TDA7294 擴大機(通常 60–100 W,視電源與負載而定):
- 右下:RCA 或平衡輸入端子,含輸入濾波與保護二極體。
- 中下:輸入運算放大級與增益設定電阻。
- 中上:LM3886/TDA7294 鎖在散熱區,下方有大銅箔與導熱孔。
- 左上:電源入口與大電容;到 IC V+/V− 走線要短。電容附近星形接地。
- 揚聲器輸出走底層粗走線/平面;回授回路盡量短回 IC。
D 類 TPA3116 板:
此板佈線良好,左側為輸入,右側為電源與輸出。閘極/驅動迴路與開關 MOSFET 都在 IC 內,因此回流電流緊耦合。輸出濾波器靠近揚聲器端子;PWM 節點走線短且匹配。基本走線原則:
分離類比音訊輸入與參考電壓,遠離 PWM 開關節點。類比與電源域間加鐵氧體磁珠。必加吸收器並量測 EMI。
功率擴大機專用疊構與材料
2 oz 銅、厚板與鋁基板選項
外層 2 oz 銅是功率擴大機的極佳預設值,可降低走線電阻,也有助散熱,但成本明顯增加。更高電流可用 4 oz,或加寬走線。若選厚銅,請用高 Tg FR-4。若需彈性或空間受限,可用聚醯亞胺軟板區段。
若需透過 PCB 散熱,IC 直接焊在板子上,鋁基板(MCPCB)值得考慮。它們提供優異散熱,JLCPCB 價格與 FR4 相當。
防焊與絲印技巧,打造乾淨成品
大銅箔區域的防焊開窗要謹慎,避免SMT 組裝回流時意外焊料堆積。絲印標籤需標示電源軌、揚聲器極性與保險絲位置。加極性標記與元件方向箭頭,方便電解電容與 IC。
測試與除錯你的擴大機 PCB
首次上電安全檢查清單
- 目視檢查:無焊橋、反裝、缺焊墊。
- 空載上電:用限流電源設安全電流(如 100–500 mA),逐步升壓,有助首次故障偵測。
- 避免冒煙:備好熱像儀或紅外溫度計,在走線變爆米花前發現熱點。
- 測量電軌:接揚聲器前先確認 V+、V− 與偏壓。
- 接假負載:首次測試用 8–16 Ω 電阻代替揚聲器。
振盪偵測與快速修復
振盪常以輸出端高頻雜訊呈現。用示波器探棒觀察輸出與輸入。可透過以下方式抑制:
- 縮短回授走線。
- 在放大器輸入串 2–10 Ω 小電阻,隔離容性負載。
- D 類在 MOSFET 兩端加 RC 吸收器,或運算放大器回授電阻並補償小電容。
- 電源腳加鐵氧體磁珠阻擋高頻能量。
結語
本文涵蓋擴大機 PCB 設計的注意事項與禁忌。這是電氣理論與佈局工藝的美妙結合。只要控制三大殺手:雜訊、熱、接地,多數問題可透過良好元件擺放與接地縫合解決。基本檢查:
在主晶片周圍設計並擺放良好的去耦網路。自行設計時,尤其是 D 類擴大機,輸入可考慮使用 50 Ω 線,雖非高頻訊號,但為良好習慣。電源與數位區至少距離 20 H,牢記此規則。現在可以開始了。持續設計,若有幫助別忘了標註 JLCPCB。
持續學習
高速PCB阻抗控制:從設計到量產的關鍵細節
做高速PCB設計這麼久,最深刻的體會就是:阻抗控制不是加分項,是高速電路能不能正常跑起來的門檻,沒做好阻抗,後面調訊號、修bug都是白費力氣。 一、為什麼高速電路一定要控阻抗? 低頻電路設計中,僅需考量導線的電阻參數,信號傳輸速率較低,傳輸過程通常具備較高穩定性。進入高速電路設計範疇後,信號波長與走線長度處於相近量級,傳輸線上的電磁波對路徑中的任何不連續結構均會產生顯著響應。 阻抗不匹配所引發的信號反射,其物理機制與光線在空氣與水兩種介質交界面處的折射、反射現象一致。高速信號經過過孔、地平面分割、線寬突變等阻抗不連續節點時,會產生能量反射,反射波與原始信號疊加後,將直接造成邏輯判決錯誤、信號邊沿抖動等失效現象,即便完成電路板焊接裝配,也無法實現正常功能。 PCB阻抗控制的核心要義,是保障信號從發射端到接收端的整個傳輸通路上,特徵阻抗始終保持連續一致,避免傳輸路徑中出現阻抗突變。 圖1.PCB 受控阻抗傳輸線模型剖析圖 (Microstrip vs. Stripline) 二、業界默認標準:50Ω單端與100Ω差分 高速 PCB 設計規範中,單端傳輸線 50Ω、差分傳輸線 90Ω/100Ω 的阻抗取......
高速剛性 PCB 設計中的訊號完整性實用指南
我們經常提到訊號完整性這個詞,它到底是什麼?是與訊號參數有關,還是與系統參數有關?簡單來說,當訊號沿著導線或傳輸線傳送時,某些參數會在發送端與接收端之間發生變化。對於高速訊號,訊號損耗會更嚴重,導致資料遺失與訊號損壞的問題。那麼,哪種訊號會受到干擾,又是如何被改變的呢?我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。 接著回答第二個問題,是哪種訊號:基本上,在高頻情況下,應該是高速切換的 0 與 1。如果任何 0 變成 1,或 1 變成 0,就會發生資料遺失。是的,也有一些錯誤修正碼技術,但那是另一個主題了。為了解決這個問題,我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性,這也能減少訊號中的寄生效應。在本文中,我們將探討訊號完整性的基礎、佈線策略,以及如何徹底解決或消除這些問題。 訊號完整性基礎: 走線在低頻時只是簡單的連線,但在高頻時,這些相同的走線會變成傳輸線,導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊,就必須維持適當的訊號完整性。 電路板上的訊號品質可能因多種因素而劣化,這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳......
PCB 設計中的阻抗控制初學者指南
當數位訊號從一處傳輸到另一處時,會導致訊號線的狀態發生變化。這種變化可被理解為電磁波在電路中傳播。反射發生在這個波遇到不同介質邊界時。在此邊界,部分波的能量會繼續作為訊號前進,其餘則被反射。此過程會重複,直到能量被電路吸收或散逸至環境中。 對電機工程師而言,此邊界通常由電阻抗的變化所定義。在 PCB 設計中,當訊號沿走線遇到阻抗不匹配時就會產生反射。這種不匹配會使部分訊號反射回源端,導致訊號完整性問題,如失真、雜訊與資料錯誤,尤其常見於高速數位或射頻電路。 1. 電路的阻抗: 在包含電阻、電感與電容的電路中,阻礙電流流動的總等效電阻稱為阻抗。阻抗由電阻性與電抗性元件組成。電阻會將電路能量以熱的形式耗散;可恢復的能量則存在於導體、電感與電容周圍及內部的電磁場中。 阻抗通常以符號「Z」表示,單位為歐姆 (Ω),是一個複數,實部為電阻,虛部為電抗。阻抗是交流電路中電阻、電感與電容共同作用的結果。特定電路的阻抗並非固定,其值由交流頻率、電阻 (R)、電感 (L) 與電容 (C) 共同決定,因此會隨頻率變化而改變。 2. 何謂阻抗匹配? 阻抗匹配是一種確保訊號源或傳輸線與其負載相容的方法,可分為低頻與高頻匹......
用於阻抗匹配的反射規則計算器
每當訊號以數位方式從一點傳送到另一點時,都會改變訊號線的狀態。訊號狀態的變化在電路中傳播時可被視為電磁波。當電磁波遇到從一種介質到下一種介質的邊界時,就會發生訊號反射。波遇到邊界時,部分能量會以訊號形式傳輸,部分則被反射。此過程將無限持續,直到能量被電路吸收或散逸到環境中。 對電機工程師而言,發生此邊界的介質通常以其電阻抗來描述;也就是說,邊界即為阻抗改變之處。 在 PCB 設計中,當電氣訊號沿著走線傳播並遇到阻抗不匹配時,就會發生反射。此不匹配會導致部分訊號反射回源端。反射可能導致訊號完整性問題,例如失真、雜訊與資料錯誤,特別是在高速數位或射頻電路中。 反射雜訊為何成為問題? 由於訊號線上的反射,路徑中會累積額外能量,導致訊號雜訊問題。反射雜訊會將訊號推向不可預測的值,並將原本確定性訊號的整體形狀變為隨機訊號。工程師的任務是透過阻抗匹配將反射訊號量降至最低,並最大化傳輸訊號量。如此一來,額外能量便會在累積並淹沒訊號之前被耗散。 若反射脈衝的能量在下一個脈衝產生前未耗散,能量將累積並相加,形成稱為疊加的現象。反射後,若波的相位與振幅與原始訊號對齊,就會形成駐波。若傳輸線上形成駐波,將在訊號路徑中引......
PCB電源與地平面設計實戰筆記
製造四層及以上PCB時,我們總會預留整層銅箔專門做電源和地,不少人覺得這樣太浪費,其實從電磁場原理來看,電源層和地層緊挨著,本質就是一個超大平板電容。這個容值不算大,但寄生電感特別低,對付高頻開關噪聲至關重要。按照電容計算公式,平面間距越小,層間耦合電容就越大,能有效壓低電源配電網絡的高頻阻抗,這也是電源層和地層必須盡量貼近的核心原因。 一、回流路徑:高速PCB信号完整性的核心 高速設計里有個關鍵常识:信号不是只在導線里傳輸,而是在導線和参考平面之間的介質中傳播。頻率超過100kHz後,回流電流不會走最短直線,而是貼著信号線下方的地平面形成鏡像電流,所以地平面必須保持完整。 注意事項:最忌諱地平面跨分割,比如為了區分模擬地和數字地,直接把地平面切開。一旦信号線跨過這個缺口,回流電流只能繞遠路返回,不僅會形成環路天線引發嚴重EMI干擾,還會因為阻抗不連續導致信号反射、波形畸變。 二、 接地實操:別糾結點接地,優先用面接地 接地不用在“點”和“面”里反複糾結,直接按場景選就行: 低頻、精密模擬電路,用星形接地,避免大電流回路干擾小信号; 高速數字電路,必須用平面接地,大面积地平面能把電感壓到極低。 實......
駕馭阻抗版圖:為 USB、乙太網路、HDMI 與 SD 卡介面選擇合適阻抗
1- 簡介: 在高速數位通訊領域,選擇正確的阻抗是 PCB 設計成功的關鍵。阻抗匹配可確保訊號完整性、將反射降至最低,並提升 USB、乙太網路、HDMI 與 SD 卡等介面的整體效能。本文將探討阻抗的重要性、影響阻抗選擇的因素,以及確保這些常用介面可靠資料傳輸的最佳實務。 2- 認識數位介面中的阻抗: 阻抗以歐姆為單位,是衡量電路對交流電(AC)阻礙程度的關鍵參數。在高速數位介面中,維持正確的阻抗對於防止訊號反射、降低串擾並確保傳輸資料的完整性至關重要。 3- USB(通用序列匯流排): A- USB 2.0: 標準阻抗: 90 歐姆 最佳實務: 為 USB 2.0 資料線使用受控阻抗走線,以防止訊號失真並確保可靠通訊。 B- USB 3.x: 差動阻抗: 90 歐姆 單端阻抗: 45 歐姆 最佳實務: 在整個 USB 3.x 訊號路徑(包括連接器與纜線)上維持一致的阻抗特性,以支援高速資料傳輸。 4- 乙太網路: 10/100/1000BASE-T(乙太網路): 差動阻抗: 100 歐姆 最佳實務: 確保整條傳輸線的阻抗一致,避免訊號劣化並維持訊號完整性。 5- HDMI(高畫質多媒體介面): ......