關於如何確定電路阻抗公式的 8 個驚人事實
1 分鐘
- 阻抗與電阻有何不同？
- 為何 PCB 須重視阻抗匹配？
- 阻抗公式：電路分析的重要工具
- 如何運用阻抗計算器改善設計？
- 微帶線阻抗計算器在高頻設計中的角色
- 電容阻抗計算器：簡化元件選擇
- 如何運用阻抗方程式分析電路？
- 如何在 PCBA 開發中運用阻抗公式
- 結論
在分析電路行為與最佳化其效能時，判定電路的阻抗至關重要。阻抗常與電阻混淆，但在許多電子應用中—尤其是印刷電路板（PCB）設計—扮演重要角色。本文將探討八個關於判定電路阻抗及其在 PCB 設計中重要性的驚人事實。我們將先檢視阻抗與電阻的差異，再探討 PCB 中阻抗匹配的重要性，最後說明在 PCBA 製作過程中如何最佳地運用阻抗公式。
阻抗與電阻有何不同？
在電路中區分阻抗與電阻極為關鍵。電阻是材料特性對電流所產生的阻礙；而阻抗則是電阻與電抗的綜合體。電抗反映了電容或電感對電流流動所造成的阻礙。工程師若能理解此差異，便能更準確地分析電路行為並最佳化設計。
為何 PCB 須重視阻抗匹配？
阻抗匹配是 PCB 設計的關鍵環節。阻抗不匹配會導致訊號反射，造成效能低落與訊號完整性下降。阻抗匹配可確保最大功率傳輸、減少訊號衰減，並提升整體電路效率。PCB 設計師經常使用阻抗計算器與公式，計算出最合適的元件數值，以達成阻抗匹配。
阻抗公式：電路分析的重要工具
阻抗公式是分析交流電路極為實用的工具，可讓工程師計算系統對交流電流的總阻抗。公式為 Z = R + jX，其中 Z 為阻抗，R 為電阻，X 為電抗。工程師利用此公式可精準評估交流電路的行為，並選用適當元件以達到所需效能。
如何運用阻抗計算器改善設計？
透過阻抗計算器，工程師可決定特定電路所需的最佳走線寬度，確保元件正確匹配，避免整體訊號完整性受損。此外，工程師也能利用阻抗計算器選擇合適的材料 以降低因材料錯用而導致的訊號衰減風險。透過正確的材料、工具與計算組合，工程師可確保 PCB 擁有最高的訊號完整性與效能，最終達到最佳表現。
微帶線阻抗計算器在高頻設計中的角色
微帶傳輸線常用於 RF 電路等高频應用。微帶線阻抗計算器可協助計算這些傳輸線的特性阻抗。設計師可根據走線寬度、介電常數與基板厚度等參數，計算出高頻訊號所需的適當走線尺寸。在高頻設計中，精準的阻抗匹配對防止訊號失真並確保高效傳輸至關重要。
電容阻抗計算器：簡化元件選擇
電容是許多電子電路中不可或缺的元件，尤其用於濾波與儲能。電容阻抗計算器可協助設計師針對特定頻率範圍選擇具備適當阻抗特性的電容。只要輸入電容值與頻率，計算器即可評估電容的響應與阻抗，讓設計師做出明智決策並最佳化電路效能。
如何運用阻抗方程式分析電路？
阻抗方程式是分析交流電路的強大工具。工程師可利用歐姆定律計算阻抗，公式為 Z = V/I，其中 Z 為阻抗，V 為電壓，I 為電流。
工程師可在特定頻率下量測電流與電壓，以此計算交流電路的阻抗。
透過阻抗方程式，工程師可深入了解電路行為，找出潛在問題，並取得改善電路效率所需的資訊。
如何在 PCBA 開發中運用阻抗公式
在 PCBA（印刷電路板組裝）製作過程中，理解並正確使用阻抗公式對達成最佳電路效能至關重要。工程師須考量電路各部分的阻抗需求，包括走線、傳輸線與元件。為確保訊號完整性，這些資訊將指導我們選擇合適的 PCB 材料、走線寬度與元件特性，其中阻抗匹配是決策時的重要考量。利用 PCB 設計軟體與模擬工具，可進一步驗證與微調阻抗值。
結論
判定電路阻抗是電路分析與最佳化的重要環節。相較於電阻，阻抗同時包含電阻與電抗，在電子電路中扮演關鍵角色。為減少訊號衰減並提升整體效能，PCB 設計中的阻抗匹配不可或缺。
工程師可利用阻抗公式、計算器與軟體來計算並最佳化阻抗值。PCB 阻抗計算器、微帶線阻抗計算器與電容阻抗計算器都能簡化元件選擇，並達成期望的電路行為。在設計 PCBA 時，掌握並善用阻抗公式，可實現更高效的功率傳輸、減少訊號失真，並提升整體電路功能。
持續學習
六層板疊層設計：多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板，是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計，訊號回流沿地平面開槽迂迴，電磁干擾（EMI）整改週期往往以季度計；與此同時，層數每增加兩層，製造成本相應上台階，PCB 層數（pcb layer count）的增減需要經過量化論證。PCB 疊層設計（layer stackup design）是電氣性能、佈線密度與製造成本之間的三角權衡，受控阻抗疊層（controlled impedance stackup）則是高速設計的基礎性決策。 多層 PCB 疊層（multilayer pcb stackup）的核心原則僅有一條：每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器，其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡，構成高速 PCB 疊層（high speed pcb stackup）設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk／Df、介質厚度公差與銅厚，再開始阻抗計算與佈線；不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種，應按訊號質量要求與電源軌數量擇一採用： 方案 典......
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計 高密度互連（HDI）製程普及之後，過孔不再僅承擔換層連接職能，其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增，焊盤內過孔／盤中孔（via in pad）是否採用填孔電鍍直接關係球柵陣列封裝（BGA）焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔（what is a pcb via）這一基礎問題，具有明確的工程現實意義——PCB 過孔類型（PCB via types）的選型差異，將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔，用於實現不同導電層之間的電氣連接。它同時也是寄生元件：寄生電感阻礙電流突變，寄生電容擾動高速波形，未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計（PCB via design）的本質，是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力，再決定通孔、盲埋孔、微孔或盤中孔結構，避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔（PTH）採用機械鑽孔，貫穿整個板厚，為成本基......
正確掌握 PCB 特性阻抗，確保訊號可靠傳輸
重點摘要 阻抗定義：特性阻抗由走線幾何形狀和參考平面決定，而不是由銅的直流電阻決定。 核心因素：走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面：高速走線需要連續的參考平面，以防止訊號反射。 工廠驗證：製造商會調整走線寬度，並使用測試條上的時域反射儀檢查阻抗。 設計方法：儘早選擇工廠標準疊層，在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端，但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻，而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線，它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播，它必須給下方的平面充電，並在走線周圍建立磁場。 圖 1：多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數，然後介紹製造商如何獲得並驗證這一數值，以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層，而無需反覆修改。 PCB 中的特性阻抗是什麼？ 特性阻抗不是銅本身的阻抗，而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小：高頻會迫使電流集中在走線表面，10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗：銅箔粗糙度會令電流路徑變長，並大幅提高高速訊號的電阻。 電鍍會影響訊號：ENIG 等低導電率表面處理中的鎳，會增加外露走線的衰減。 較寬走線有助於降低損耗：更寬的走線和更厚的介電層可以擴大電流流動表面，降低導體損耗。 使用平滑銅箔：VLP／HVLP 低輪廓銅箔配合先進層壓材料，是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時，走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下，這個導電層深度只有約 2 µm，而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場，而該磁場會在銅芯內感應出微小的反向電流，使中心區域的電流互相抵消，並在表面附近增強。 圖 1：集膚效應將電流集中在 PCB 的外層 訊號變化越快，可以使用的導電層就越淺。此時，銅箔厚度以及銅箔上電鍍的金屬種類，會決定有多少訊號能夠通過。本指南將解釋集膚深度，以及銅箔粗糙度和表面處理如何造成損耗，並說明如何選擇銅箔、走線幾何形狀和層壓材料，以控制高......
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......