PCB 訊號與電源完整性實務：接地分割、5V 輸入、USB-C 佈局與差分走線
1 分鐘
- 一、PCB 類比接地與數位接地
- 二、直流 5V 輸入 PCB 設計：入口電路別省
- 三、PCB 電源完整性：從目標阻抗看去耦
- 四、PCB 阻抗匹配：為什麼需要阻抗控制
- 五、USB-C 佈局與差分走線
- 六、PCB 串擾：串擾怎麼控制
- 結語
- 常見問題 Q&A
- 推薦閱讀
功能測試通過，並不代表設計經得起推敲。ADC 讀值無規律跳動、USB 連接偶發中斷、EMI 測試始終差數 dB——這類問題一路追下去，多數落在接地、電源、走線三個環節。本文以 USB-C 供電、集成 ADC 與 MCU 的小尺寸電路板為例，整理訊號完整性與電源完整性的實作要點。
設計檢查重點
先確認回流路徑，再決定地平面分區、去耦位置與差分走線。任何跨越參考平面切縫的高速線，都應在佈局審查階段優先修正。
一、PCB 類比接地與數位接地
「類比地與數位地必須分開」是流傳極廣的經驗之談。放到混合訊號板的工程實踐中，更穩妥的方案往往是保留完整的地平面，僅做功能分區，不做物理切割。
理由要從回流路徑說起。高頻訊號的回流電流傾向沿訊號線正下方的地平面流動；地平面一旦被切開，訊號線又恰好跨越切縫，回流電流便被迫繞行，迴路面積隨之擴大，輻射發射與線間耦合同步惡化。
- 佈局階段將類比元件與數位元件分置板面不同區域，使數位電流天然避開類比區。
- ADC 的 AGND 與 DGND 引腳統一接入同一片地平面，器件本體佈置在兩區交界位置。
- 僅在系統規格明確要求隔離的場合，例如醫療隔離、高壓量測，才實施真正地平面切割，並加裝隔離元件。
歸根結底，PCB 類比接地與數位接地的判斷依據是電流的實際走向，地平面的命名劃分屬於次要因素。
二、直流 5V 輸入 PCB 設計：入口電路別省
5V 是最常見的輸入電源規格，入口電路的設計品質卻參差不齊。一套可靠的直流 5V 輸入 PCB 設計，至少要覆蓋四項內容：
保險絲或 PTC
置於電流路徑最前端，後級短路時第一時間切斷，避免故障擴大至整板。
反接保護
直流插座存在誤接反極性適配器的風險，可採用 P-MOS 實現反接保護，導通壓降顯著低於蕭特基二極體方案。
TVS 二極體
承擔熱插拔突波與 ESD 的泄放任務，佈置上緊貼連接器，接地路徑盡量縮短。
電容分級配置
22µF 級電容抑制低頻漣波，100nF 電容吸收高頻雜訊，兩者職能無法互相替代。
佈局次序同樣有講究。電流路徑宜按連接器、保險絲、TVS、反接保護、電容的順序展開，確保突波在進入後級電路之前完成處理。TVS 若置於電容之後，保護效能將明顯折扣。
三、PCB 電源完整性：從目標阻抗看去耦
PCB 電源完整性的核心概念是目標阻抗：在晶片工作的頻率範圍內，電源網路的阻抗必須維持在某一數值以下，負載電流變動時，電壓波動才能被約束在容許範圍。
Ztarget ＝ 電源電壓 × 容許漣波比例 ÷ 暫態電流
以 3.3V、漣波容許 5%、暫態電流 0.5A 為例，目標阻抗約為 0.33Ω。
- 去耦電容貼近 IC 電源引腳佈置，經最短路徑打孔接入電源與地平面。電容至過孔之間的走線電感，往往大過電容自身的 ESL。
- 多種容值搭配可擴展頻率覆蓋，但也需關注不同容值組合可能產生的反諧振峰。
- 電源平面與地平面相鄰佈置、間距壓小，等於額外獲得一塊高頻平面電容。四層板常見的「訊號－地－電源－訊號」疊構，正是出於這個考慮。
四、PCB 阻抗匹配：為什麼需要阻抗控制
當訊號上升時間縮短到與走線傳播延遲同一量級，走線就必須按傳輸線對待。此時若特性阻抗與源端、負載端不匹配，訊號將在不連續點反射，表現為過衝、振鈴，嚴重時引起誤觸發。
阻抗控制的兩個方向
- 控制走線阻抗：由線寬、介質厚度、介電常數與銅厚共同決定。下單時在疊構表註明單端 50Ω、差分 90Ω／100Ω，板廠會按自家材料微調線寬，並隨板提供阻抗測試條。
- 端接處理：點對點單端訊號常在源端串接 22Ω 到 33Ω 電阻；DDR 類匯流排則採用並聯端接，或直接啟用晶片內建 ODT。
五、USB-C 佈局與差分走線
USB-C 連接器通常同時承擔供電、高速資料與 ESD 風險。佈局時應讓連接器、ESD 防護、共模元件與主控 IC 之間形成清楚且短的訊號路徑，並讓 USB 差分對始終維持連續的參考平面。
- D+／D− 或 SuperSpeed 差分對應依晶片與板廠阻抗規格設定線寬、線距，避免任意套用其他介面參數。
- 差分對兩線保持同層、等長與固定間距，轉角採圓弧或 45 度，避免長距離平行靠近時脫離差分耦合。
- ESD 元件靠近 USB-C 連接器放置，泄放路徑直接回到地平面；不要讓防護元件的回流穿越高速訊號區。
- 換層時成對放置過孔，並在附近安排接地過孔，避免差分對跨越地平面切縫、電源分割或其他高速訊號。
若 USB-C 走線需要通過連接器下方或板邊，應在 PCB 設計審查中確認阻抗、回流與機構間距，而不是只檢查線長是否相等。
六、PCB 串擾：串擾怎麼控制
PCB 串擾的本質是相鄰走線之間的電容性與電感性耦合。耦合強弱取決於三個量：線間距離、走線與參考平面的距離，以及平行走線的長度。
- 3W 原則：線中心距不小於三倍線寬，可明顯壓低耦合量。對時脈類敏感訊號，可進一步放寬到 5W 以上。
- 縮小訊號層與地平面之間的距離，讓電場收束更集中，降低對相鄰走線的干擾。
- 相鄰訊號層採用正交走線，上下層方向互相垂直，可有效抑制寬邊耦合。
- 間距實在拉不開時，優先縮短平行走線的長度。
- 敏感訊號旁增設地線護衛，並按一定間隔打孔接地；懸空的地線反而會成為耦合通道。
結語
訊號完整性與電源完整性看似兩個獨立命題，底層邏輯卻是同一個：為電流提供一條乾淨、短捷且完整的回流路徑。把握住這一點，切不切地、差分如何換層、去耦電容落在何處，判斷時自然有據可依。
常見問題 Q&A
Q: 類比地與數位地一定要切開嗎？
不一定。混合訊號板通常優先保留完整地平面，再透過元件分區與回流路徑管理降低干擾；只有在隔離規格明確時才進行地平面切割。
Q: 5V 輸入端應先放哪些保護元件？
常見順序是連接器、保險絲或 PTC、TVS、反接保護，再進入分級去耦電容與後級電源。TVS 應靠近連接器，並縮短接地路徑。
Q: 什麼情況需要做 PCB 阻抗控制？
當訊號上升時間與走線傳播延遲同量級，或介面規格要求特定單端／差分阻抗時，就應在疊構與下單資料中明確標註並要求阻抗測試。
Q: USB-C 差分線可以跨越地平面切縫嗎？
不建議。跨縫會迫使回流電流繞路，增加迴路面積、反射與 EMI 風險。應保持連續參考平面，必要時成對換層並配置接地過孔。
Q: 3W 原則是否適用於所有訊號？
3W 是降低平行走線耦合的實用起點，對時脈與敏感訊號可採 5W 或縮短平行長度；實際間距仍需配合疊構、線寬與介面阻抗要求驗證。
持續學習
PCB 訊號與電源完整性實務：接地分割、5V 輸入、USB-C 佈局與差分走線
功能測試通過，並不代表設計經得起推敲。ADC 讀值無規律跳動、USB 連接偶發中斷、EMI 測試始終差數 dB——這類問題一路追下去，多數落在接地、電源、走線三個環節。本文以 USB-C 供電、集成 ADC 與 MCU 的小尺寸電路板為例，整理訊號完整性與電源完整性的實作要點。 設計檢查重點 先確認回流路徑，再決定地平面分區、去耦位置與差分走線。任何跨越參考平面切縫的高速線，都應在佈局審查階段優先修正。 一、PCB 類比接地與數位接地 「類比地與數位地必須分開」是流傳極廣的經驗之談。放到混合訊號板的工程實踐中，更穩妥的方案往往是保留完整的地平面，僅做功能分區，不做物理切割。 理由要從回流路徑說起。高頻訊號的回流電流傾向沿訊號線正下方的地平面流動；地平面一旦被切開，訊號線又恰好跨越切縫，回流電流便被迫繞行，迴路面積隨之擴大，輻射發射與線間耦合同步惡化。 圖 1. 混合訊號板分區與回流路徑 圖 2. 類比與數位功能分區，以及完整地平面下的回流路徑 佈局階段將類比元件與數位元件分置板面不同區域，使數位電流天然避開類比區。 ADC 的 AGND 與 DGND 引腳統一接入同一片地平面，器件本體佈置在兩區交......
在 PCB 串擾演變為訊號完整性問題前及早預防
重點摘要 NEXT 與 FEXT：NEXT 會隨走線長度增加而達到飽和，而 FEXT 則隨耦合距離線性增加。 間距與疊層：遵循 3W 規則，並讓走線靠近參考平面。 訊號邊沿速率：相較於時脈頻率，較快的上升時間更容易造成串擾。 製造裕量：蝕刻偏差會縮小走線間隙，因此佈局時需要預留額外間距。 驗證方法：使用 DFM 檢查及 TDR 測試條，而不是只依賴基本導通測試。 PCB 串擾是指一條走線向相鄰走線耦合的雜訊，即使兩條網路在電氣上完全隔離，仍會發生串擾。設計時你沒有畫出這條連接，網表中也不會顯示，但銅箔仍會形成這種耦合。 圖 1：走線密集的高速 PCB 單條走線其實不會獨自承載訊號，而是承載環繞銅箔、隨時間變化的電場與磁場。這些場不會在走線邊緣停止，因此位於場範圍內的任何導體都會分得部分能量。本指南將介紹兩種耦合機制，以及為何近端串擾與遠端串擾的表現恰好相反。同時說明串擾計算器能告訴你什麼、又有哪些限制，以及如何透過間距、疊層結構與製造規範，將耦合雜訊控制在預算範圍內。 PCB 中的串擾是什麼？ 兩條完全沒有接觸的走線，仍可能交換能量。交換能量的多寡取決於訊號切換的速度。 什麼是串擾？為什麼會發生？......
六層板疊層設計：多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板，是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計，訊號回流沿地平面開槽迂迴，電磁干擾（EMI）整改週期往往以季度計；與此同時，層數每增加兩層，製造成本相應上台階，PCB 層數（pcb layer count）的增減需要經過量化論證。PCB 疊層設計（layer stackup design）是電氣性能、佈線密度與製造成本之間的三角權衡，受控阻抗疊層（controlled impedance stackup）則是高速設計的基礎性決策。 多層 PCB 疊層（multilayer pcb stackup）的核心原則僅有一條：每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器，其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡，構成高速 PCB 疊層（high speed pcb stackup）設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk／Df、介質厚度公差與銅厚，再開始阻抗計算與佈線；不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種，應按訊號質量要求與電源軌數量擇一採用： 方案 典......
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計 高密度互連（HDI）製程普及之後，過孔不再僅承擔換層連接職能，其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增，焊盤內過孔／盤中孔（via in pad）是否採用填孔電鍍直接關係球柵陣列封裝（BGA）焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔（what is a pcb via）這一基礎問題，具有明確的工程現實意義——PCB 過孔類型（PCB via types）的選型差異，將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔，用於實現不同導電層之間的電氣連接。它同時也是寄生元件：寄生電感阻礙電流突變，寄生電容擾動高速波形，未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計（PCB via design）的本質，是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力，再決定通孔、盲埋孔、微孔或盤中孔結構，避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔（PTH）採用機械鑽孔，貫穿整個板厚，為成本基......
正確掌握 PCB 特性阻抗，確保訊號可靠傳輸
重點摘要 阻抗定義：特性阻抗由走線幾何形狀和參考平面決定，而不是由銅的直流電阻決定。 核心因素：走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面：高速走線需要連續的參考平面，以防止訊號反射。 工廠驗證：製造商會調整走線寬度，並使用測試條上的時域反射儀檢查阻抗。 設計方法：儘早選擇工廠標準疊層，在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端，但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻，而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線，它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播，它必須給下方的平面充電，並在走線周圍建立磁場。 圖 1：多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數，然後介紹製造商如何獲得並驗證這一數值，以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層，而無需反覆修改。 PCB 中的特性阻抗是什麼？ 特性阻抗不是銅本身的阻抗，而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小：高頻會迫使電流集中在走線表面，10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗：銅箔粗糙度會令電流路徑變長，並大幅提高高速訊號的電阻。 電鍍會影響訊號：ENIG 等低導電率表面處理中的鎳，會增加外露走線的衰減。 較寬走線有助於降低損耗：更寬的走線和更厚的介電層可以擴大電流流動表面，降低導體損耗。 使用平滑銅箔：VLP／HVLP 低輪廓銅箔配合先進層壓材料，是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時，走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下，這個導電層深度只有約 2 µm，而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場，而該磁場會在銅芯內感應出微小的反向電流，使中心區域的電流互相抵消，並在表面附近增強。 圖 1：集膚效應將電流集中在 PCB 的外層 訊號變化越快，可以使用的導電層就越淺。此時，銅箔厚度以及銅箔上電鍍的金屬種類，會決定有多少訊號能夠通過。本指南將解釋集膚深度，以及銅箔粗糙度和表面處理如何造成損耗，並說明如何選擇銅箔、走線幾何形狀和層壓材料，以控制高......