網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
1 分鐘
- 一、三區段架構與佈線限制
- 二、RMII 與 RGMII 佈線比較
- 三、磁性元件與鮑勃・史密斯終端
- 四、量產與驗證實務準則
- 總結
- 乙太網路 PHY 與 PCB 佈線常見問題
- 相關閱讀
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。
乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。
一、三區段架構與佈線限制
PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走線長度控制在 1 英吋以內。過長的殘樁會在千兆速率下影響回波損耗表現。
圖：乙太網路 PHY、中心抽頭隔離磁性元件、乙太網路供電（PoE）與 RJ45 連接架構
注意事項
乙太網路介面可分為 PHY、磁性元件與 RJ45 三個區段。設計時應分別管理 RMII／RGMII 時序、磁性元件隔離與 MDI 差動阻抗，並讓共模回流路徑保持短而連續。
二、RMII 與 RGMII 佈線比較
介面選型決定佈線與時序管控的要求。RMII 採用 50 MHz 單邊緣取樣，訊號線較少，容錯空間較大；RGMII 採用 125 MHz 雙邊緣取樣，時序裕量較小，資料訊號組與時脈之間的偏斜會直接壓縮取樣窗口。兩者的佈線策略不能混用：
| 項目 | RMII | RGMII |
|---|---|---|
| 時脈頻率 | 50 MHz，單邊緣取樣 | 125 MHz，雙邊緣取樣 |
| 資料位元寬度 | 接收與傳送各為 2 位元 | 接收與傳送各為 4 位元 |
| 走線策略 | 採用星狀拓撲，參考時脈（REF_CLK）至各元件的走線保持等長。 | 依晶片手冊控制時序偏斜，訊號源端的串聯電阻不可省略。 |
| 常見問題 | 時脈毛刺導致鏈路反覆斷線與重連。 | 時序偏斜超出容許範圍，導致取樣錯誤與封包遺失。 |
RGMII 介面的時脈與資料訊號組之間的偏斜，應依 PHY 晶片手冊控制。串聯電阻應靠近訊號源端放置，整組訊號線避開電源與晶體振盪器區域。RMII 介面的參考時脈（REF_CLK）則採用星狀拓撲分配至各個從屬元件，並對時脈線進行接地護線處理。50 MHz 雖然不算高，時脈毛刺仍可能造成鏈路不穩定。
三、磁性元件與鮑勃・史密斯終端
網路變壓器承擔隔離與共模抑制的雙重功能，中心抽頭的接法由 PHY 類型決定：電流型 PHY 的中心抽頭接至電源，電壓型 PHY 的中心抽頭則透過電容接地，沿用錯誤的參考設計容易在此處造成問題。鮑勃・史密斯終端是網路介面的常見終端配置：四對差動線各經一顆 75 Ω、精度為 1% 的電阻匯聚，再並聯一顆 1000 pF、耐壓 2 kV 的電容至機殼地，將共模電流就近引走，避免其進入數位接地系統。
這些周邊元件雖然體積不大，卻扮演重要角色，選型與放置位置都需要留意：
- 終端電阻：採用四顆 75 Ω、精度為 1% 的電阻，靠近變壓器端放置，並以成組、對稱的方式配置。
- 終端電容與接地：採用 1000 pF、耐壓 2 kV 的電容，靠近 RJ45 側放置，直接連接至機殼地覆銅。RJ45 金屬外殼直接接至機殼地，機殼地與數位地採用單點互連，電容與磁珠並聯是常見配置。
- 靜電放電（ESD）防護元件：選擇低電容型號並靠近連接器放置。接地路徑應短、直且寬，並妥善配置接地過孔，同時降低訊號劣化與確保洩放路徑暢通。
圖：鮑勃・史密斯終端與機殼地連接細節
四、量產與驗證實務準則
網路介面佈線的最後一道關卡，在於產線測試與認證實驗室驗證。前三個區段中未妥善處理的問題，往往會在這個階段集中出現：
- 共模電流外洩導致電磁干擾超標。差動對的兩條線若在長度、阻抗或過孔數量上不對稱，部分差模訊號便可能轉換為共模。若再加上變壓器下方的平面分割，以及終端電容距離連接器過遠，輻射問題的改善週期可能長達數週。
- MDI 區段對稱佈線。差動對內的線長差控制在 5 mil 以內，不同差動對之間的等長要求可適度放寬。換層過孔應成對配置，並搭配接地過孔；四對差動線之間，以及與其他訊號線之間，保持 3W，也就是三倍線寬的間距。
- 浪湧防護回流路徑。靜電放電防護元件的接地過孔直徑與數量，應依浪湧電流需求設計。路徑長度控制在毫米等級，並避免洩放電流穿過數位地。
- 認證前預先測試。初步評估時，重點掃描 30 MHz～1 GHz 頻段，並先使用共模電流鉗檢查連接器側線束。完成改善後再進入電波暗室，有助於減少按小時計費的暗室租用成本。
網路介面電磁相容性佈局注意事項
差動對：控制線寬、線距、線長差與換層過孔配置，避免差模訊號轉換為共模。
接地平面：磁性元件下方不要任意挖空，鮑勃・史密斯終端應就近連接至機殼地。
驗證流程：進入電波暗室之前，先完成頻段掃描，以及連接器側線束的共模電流預先測試。
總結
乙太網路介面是電磁相容性（EMC）認證中常見的問題來源，但原因通常集中在幾個方面：差動對不對稱、共模洩放路徑不連續，以及防護回流路徑過長。掌握三區段架構，分別管控 PHY 區段的時序、MDI 區段的對稱性，以及變壓器區段的共模問題，再妥善處理鮑勃・史密斯終端與接地系統，就能降低網路介面佈線對認證時程造成的不確定性。千兆速率對佈線的容忍程度，遠低於初學者可能預期的範圍。
乙太網路 PHY 與 PCB 佈線常見問題
問：RMII 與 RGMII 佈線有什麼主要差異？
RMII 採用 50 MHz 單邊緣取樣，訊號線較少且容錯空間較大；RGMII 採用 125 MHz 雙邊緣取樣，必須依 PHY 晶片手冊控制資料訊號與時脈之間的偏斜。
問：乙太網路 PHY 至磁性元件的佈線要注意什麼？
PHY 端的並行介面應縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻應靠近晶片放置。磁性元件下方的接地平面應保持完整，避免挖空或跨越平面分割。
問：MDI 差動對為什麼要控制 100 Ω 阻抗？
MDI 連接 PHY、磁性元件與 RJ45，四對差動線需要保持一致的阻抗與對稱性，才能降低反射、改善回波損耗表現，並減少鏈路錯誤。
問：鮑勃・史密斯終端通常由哪些元件組成？
本文的實作以四顆 75 Ω、精度為 1% 的電阻匯聚，再並聯一顆 1000 pF、耐壓 2 kV 的電容至機殼地，用於引導共模電流。
問：乙太網路靜電放電防護元件應放在哪裡？
靜電放電（ESD）防護元件應靠近 RJ45 連接器放置，接地路徑應短、直且寬，並妥善配置接地過孔，避免洩放電流穿過數位地。
問：網路介面電磁干擾超標時，應優先檢查哪些項目？
先檢查差動對的對稱性、阻抗與過孔數量，再檢查變壓器下方的接地平面、鮑勃・史密斯終端與機殼地回流路徑，最後透過預先測試，確認問題頻段與線束的共模電流。
相關閱讀
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......