PCB 阻抗控制：確保高頻電路中的訊號完整性
1 分鐘
- 什麼是阻抗控制和訊號匹配
- 決定傳輸線阻抗的因素：
- 為什麼需要阻抗匹配？
- 如何計算 PCB 微帶線特性阻抗？
- 主要功能：
- 阻抗控制方法在 PCB 上執行的計算是什麼？
- 實現阻抗匹配的方法是什麼？
- 1) 低介電常數材料：
- 2) 訊號回流路徑：
- 3) 層疊結構：
- 需要仔細注意：
- 阻抗控制驗證
- 結論
阻抗是指當交流電施加到電路時電路所產生的反抗。它是電路在高頻時電容和感應的組合。阻抗以歐姆為單位進行測量，類似於電阻。如果阻抗不同，將會產生反射和衰減，導致訊號品質下降。
對於高頻類比或數位電路，保護在 PCB 上傳播的訊號免受損害是至關重要的。事實上，超過 100 MHz 的訊號受到微帶線特性阻抗的影響，如果沒有適當考慮，可能會導致難以分析的意外錯誤。幸運的是，阻抗控制允許設計者和 PCB 製造商管理這一現象。
什麼是阻抗控制和訊號匹配
阻抗控制是指將 PCB 微帶線尺寸和位置與基板材料的特性相匹配，以保持訊號在傳輸過程中無雜訊且無衰減。因此，印刷電路板（PCB）微帶線不再能夠被視為簡單的點對點連接。微帶線需要被視為傳輸線，阻抗匹配變成必要，以減少或消除對訊號完整性的影響。通過遵循良好的設計實踐和方法，可以避免或緩解許多潛在的訊號完整性問題。
因此，我們將討論阻抗控制的重要性、訊號完整性問題的原因以及避免它們的方法。
決定傳輸線阻抗的因素：
通常，微帶線特性阻抗在 25 至 125 歐姆之間，取決於以下因素：
● 介電常數的實部：介電厚度與特性阻抗成正比。介電越厚，特性阻抗越高。
● 損耗正切值和分散：在 PCB 設計中，損耗正切值測量介電材料在訊號通過時作為熱損失的能量。它影響訊號完整性，特別是在高頻下，導致訊號衰減。對於高速和射頻設計，更傾向於使用低損耗正切值材料以降低訊號衰減。
● 微帶線與附近參考平面之間的距離：微帶線之間的距離與特性阻抗成反比。適當的間距對於維持受控阻抗以及確保高速和射頻電路中的訊號完整性至關重要。
● 銅微帶線厚度和粗糙度：銅箔厚度與特性阻抗成反比。銅越厚，特性阻抗越低。銅厚度可以透過圖案電鍍或選擇具有適當厚度的基礎材料銅箔來控制。
● 微帶線寬度：微帶線寬度與特性阻抗成反比。較細的微帶線寬度具有較高的特性阻抗，而較寬的微帶線寬度具有較低的特性阻抗。在 ±20% 的公差範圍內控制微帶線寬度對於更好的阻抗控制是必要的。為了確保微帶線寬度的準確性，根據蝕刻下切、光刻誤差和圖案轉移誤差對光罩進行工程補償。
因此，PCB 設計者必須確保對於高頻訊號，他們選擇的微帶線和疊層結構使得能夠達到目標特性阻抗值，具有一定的公差。最先進的電子 CAD 設計工具會自動計算這個。
為什麼需要阻抗匹配？
PCB 微帶線的功能是將訊號功率從驅動裝置轉移到接收裝置。功率需要沿著微帶線的整個長度傳播。然而，最大訊號功率只有在 PCB 上的阻抗相匹配時才能實現。根據最大功率轉移定理，當兩個裝置的阻抗相匹配時，可以在裝置之間觀察到最大功率流。如果在 PCB 佈局階段沒有特別關注，那麼高頻訊號在從驅動器傳播到接收器時肯定會衰減。
一個常見的誤解是電路的時脈速率決定了電路是否在高速下運行。但是高速訊號與時脈訊號的上升/下降時間有關，即訊號從一個狀態改變到另一個狀態（邏輯 0 和邏輯 1）的速度有多快。
如何計算 PCB 微帶線特性阻抗？
如上所述，有許多因素涉及確定 PCB 微帶線特性阻抗。PCB 設計中的傳輸線可能有一些不同的公式，因此用開源軟體很難獲得阻抗匹配的精確值。最好的辦法是聯繫製造商並使用他們的校準阻抗計算器工具來計算特性阻抗。
JLCPCB 阻抗計算器工具是由 JLCPCB 提供的在線資源，用於幫助設計者計算 PCB 微帶線的特性阻抗。這個工具對於設計高頻電路至關重要，在這些電路中受控阻抗對於維持訊號完整性至關重要。
主要功能：
1. 微帶線類型選擇：在微帶線、帶狀線或差分對之間選擇。
2. 輸入參數：輸入微帶線寬度、微帶線厚度、介電常數以及微帶線與參考平面之間的距離。
3. 即時計算：該工具基於輸入參數提供特性阻抗的實時計算。
4. 材料特性：它允許您選擇不同的 PCB 材料，這會影響介電常數和特性阻抗。
選擇傳輸線的類型（例如微帶線或帶狀線），並輸入 PCB 材料的介電常數。輸入微帶線寬度、厚度和與參考平面的距離。該工具將計算並顯示特性阻抗值。這個工具被廣泛用於 PCB 設計中以確保特性阻抗與所需規格相匹配，特別是在高速或射頻電路中。您可以透過該網站訪問 JLCPCB 阻抗計算器。
阻抗控制方法在 PCB 上執行的計算是什麼？
微帶線越長或頻率越高，阻抗中需要的適應就越多。在這個階段缺乏嚴格性可能會增加電子裝置或電路的切換時間並導致意外錯誤。未受控的阻抗在元件安裝在電路上後很難分析。不同批次的元件具有不同的公差容量。阻抗控制方法根據訊號速度執行關鍵長度計算。
這就是為什麼微帶線特性阻抗和它們的公差必須在 PCB 設計的早期進行檢查。設計者必須與製造商密切合作以保證元件值的符合性。
實現阻抗匹配的方法是什麼？
良好控制的特性阻抗意味著微帶線特性阻抗沿著 PCB 路徑上的每個點保持恆定。這意味著無論微帶線在哪裡傳播，即使它改變層，特性阻抗應該在整個零件中保持不變，從訊號源到目的地。
我們需要考慮一些重要的設計標準。請記住，許多與反射和電磁干擾相關的問題可以透過良好的 PCB 設計技術來預防：
1) 低介電常數材料：
過去，通常指定 FR4。但是，對於高速設計，選擇正確的層板至關重要。建議並優先使用介電常數（Dk）較低的材料。這不僅確保最佳訊號效能，還會最小化訊號失真或訊號相位抖動。因此，您需要選擇最適合您應用的材料並在製造說明中指定這一點。
2) 訊號回流路徑：
在每個訊號路徑下方包括可以提供訊號回流路徑的電源平面是控制特性阻抗的重要步驟。通過避免不連續（例如電源平面中的分割或突出，在任何關鍵佈線下方），流經平面的回流電流將尋求跟隨與訊號層上的路由相同的物理路徑。
3) 層疊結構：
層疊結構是指 PCB 中各種層的排列，包括訊號層、接地平面、電源平面和介電材料。層疊結構在控制訊號微帶線的特性阻抗中起著重要作用，這對於阻抗匹配至關重要。適當的層排列是關鍵；訊號層通常與參考平面（接地或電源平面）相鄰放置，這有助於穩定和控制特性阻抗。
受控阻抗微帶線（如微帶線或帶狀線）是透過調整微帶線寬度、層疊結構和介電特性來設計的，以實現精確的特性阻抗控制。
需要仔細注意：
● 微帶線應保持盡可能短，並儘可能減少長度。
● 去耦電容的選擇和所需數量以及佈線迴路。
● 應避免佈線樁和不連續，它們會降低訊號品質。
● 對於差分對佈線，嘗試確保訊號對具有相同的長度。
● 接地參考平面和電流回流路徑。
● 由不良元件封裝引起的感應。
● 考慮使用沉積銀作為表面處理，而不是化學鎳/金（ENIG）。ENIG 中的鎳含量損耗很大，由於集膚效應，它不太適合高速設計。
阻抗控制驗證
阻抗控制可以在 PCB 製造後透過使用測試耦合器（測試耦合器是用於測試 PCB 製造工藝品質的 PCB。測試耦合器與 PCB 在同一面板上製造，通常在邊緣，確保適當的層對齐、電氣連接和截面）來驗證。然後，透過使用時域反射計（TDR）可以測試特性阻抗。隨後，將生成報告以指示是否在您的 PCB 上達到了特性阻抗。
電子設備的整體效能和電磁相容性行為不僅由電路設計和佈局幾何形狀決定，還由電源配電網絡決定。
結論
在實際 PCB 佈局上經歷的特性阻抗訊號可能與您從示意圖計算的理想值差異很大。主要原因是基板的存在和電路板的微帶線佈線。這導致串音等後果，偏離了理想的特性阻抗水平。當電路在高頻下切換時，可能會出現鳴鐘等電源完整性問題。在更高的頻率下，您的電源配電網絡的特性阻抗也將偏離最佳電容行為，這可能會導致訊號完整性和電源完整性問題。
透過理解特性阻抗不匹配的因果因素以及獲取可以緩解或消除特性阻抗問題的設計實踐知識，PCB 設計者可以創建真正的工程解決方案。一個能夠製造成可靠且高效能印刷電路板的強大設計。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......