BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
6 分鐘
- 什麼是 Escape Routing？為什麼它如此重要？
- 決定 Escape Routing 成功與否的關鍵因素
- 經過驗證的 Escape Routing 技術與最佳實務
- Escape Routing 的設計取捨與常見問題
- Escape-Routed PCB 的製造注意事項
- JLCPCB 在高密度 Escape Routing 製造方面的應用
- PCB Escape Routing 常見問題
- 結論
重點摘要
- Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。
- 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。
- HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。
- Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。
- Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。
您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從下手？這種情況並不少見。
當數百個 Pin 以矩陣方式密集排列，而且訊號幾乎找不到可以離開元件下方的通道時，就需要使用 Escape Routing（逃逸佈線／扇出佈線）。
將訊號從高密度元件底部引出，再連接至 PCB 其他區域的佈線方式，就是 Escape Routing。
隨著元件 Pin Count 不斷增加，而 Package Pitch 已縮小到 0.5 mm 甚至更低，BGA Fanout 已成為現代 PCB Layout 中最重要的限制條件之一。
如果 Escape Routing 設計得好，PCB 可以保持可製造性、可靠度與清楚的 Routing Structure。
但如果處理不當，則可能出現 Reflection、Short Circuit，甚至造成嚴重的 Manufacturing Yield Loss。
本指南將說明 PCB Escape Routing 的基本概念、決定成功與否的主要參數、不同 BGA Pitch 適合的 Fanout 方法、設計中的取捨，以及實際製造 Fine-Pitch BGA 所需要的 PCB 製程能力。
什麼是 Escape Routing？為什麼它如此重要？
現代 PCB Layout 中 Escape Routing 的定義
簡單來說，Escape Routing 就是從高密度元件的每一個 Pad 拉出一小段 PCB Trace，直到訊號到達可以開始正常 Routing 的區域。
可以把它想像成大型體育館散場：必須先讓每個人從擁擠的座位區找到最近出口，離開最密集的區域之後，才可以各自沿一般道路前往目的地。
對 BGA（Ball Grid Array）而言，所有焊墊都排列在封裝底部的二維矩陣中。
外圍 Ball 相對容易拉出，但越往內部，周圍會被其他 BGA Pad 包圍，因此無法單純全部從 Top Layer 拉出去。
Escape Routing 會透過短 Trace 將各 Pad 扇出至 Via 或可用 Routing Channel，必要時再下降至其他 Signal Layer，直到所有訊號都能離開 BGA Array。
這與一般 PCB Routing 有所不同。
Escape Routing 主要處理的是元件 Footprint 附近最密集的第一段「逃逸區」。當訊號已經離開 BGA Array、進入較寬鬆的 Routing Lane，或成功下降至 Inner Layer 後，接下來就可以使用一般 PCB Routing 方法。
Fine-Pitch BGA 與高 Pin Count 帶來的挑戰
隨著 BGA Geometry 縮小，Escape Routing 的難度會快速上升。
例如 1.0 mm Pitch BGA 通常仍有足夠空間，可以在 Ball 之間配置 Via，並讓 Trace 從 Gap 中穿過。
但當 Pitch 降到 0.4 mm 時，可用空間幾乎完全消失。
核心問題就是實際 Geometry Budget。
例如在 0.8 mm Pitch BGA 中，相鄰兩個 Pad 之間可能只有約 0.4 mm 可用空間，而這段距離必須同時容納：
- Via Pad
- PCB Trace
- Trace 與 Pad／Via 之間必要的 Clearance
當 Pitch 降到 0.5 mm 或以下時，一般標準 Mechanical Through-Hole Via 往往已無法放入，因此需要轉向 Microvia 與 HDI（High-Density Interconnect）結構。
Pin Count 越高，情況就會更加複雜。
一顆約 1,000-Ball 的 BGA，可能需要四個以上 Signal Layer 才能將所有 Net 全部扇出。
而每增加一個 PCB Layer，都會增加 Stackup 複雜度以及製造成本。
因此，Escape Routing 的核心設計問題，就是在可佈線性與 PCB Layer Count之間取得平衡。
決定 Escape Routing 成功與否的關鍵因素
BGA Pitch、Via Technology 與 PCB Stackup
Escape Routing 是否成功，主要受到三個變數影響。
第一個是 Pitch：也就是兩個相鄰 BGA Ball 中心之間的距離。Pitch 直接決定可供 Via、Trace 與 Clearance 使用的實際空間。
第二個是 Via Technology：原文以 JLCPCB 製程為例，一般 Mechanical Via 的 Minimum Drill 約為 0.2 mm，較適合約 0.8 mm Pitch 或更寬裕的 Geometry。
當 BGA Pitch 繼續縮小時，就需要使用 Laser-Drilled Microvia，以及Via-in-Pad（焊盤內導通孔）來釋放更多 PCB Routing Space。
原文列出的 Laser Microvia Minimum Size 約為 0.15 mm。
第三個是 Layer Stack：Signal Layer 越多，每一層需要負責逃出的 BGA Ball Row 就越少，因此可以降低 Routing Congestion，但也會提高 PCB 製造成本。
良好的 Stackup 同時還需要正確安排 Ground Plane 與 Power Plane，使高速訊號換層時具有連續且低阻抗的 Return Path。
對 Signal Integrity、Power Integrity 與 Routability 的影響
Escape Routing 並不只是一道幾何問題。
在 BGA Fanout 區域中，每一顆 Via、每一次 Layer Transition 與每一個 Impedance Discontinuity，都會影響 Signal Integrity。
如果高速 Net 使用過長的 Via Stub，就可能產生 Reflection 與 Resonance，進而影響 Eye Diagram。
Power Integrity 同樣重要。
Power Ball 與 Ground Ball 應以盡可能低的 Inductance 扇出，例如：
- 直接使用 Via 下降至 Power／Ground Plane
- 使用較寬的 Power Trace
- 縮短從 Ball 到 Plane 的連接距離
如果 Power Fanout 不良，高速切換時可能造成供電不足，並將額外 Noise 注入 PDN（Power Distribution Network）。
此外，BGA Escape Pattern 本身非常密集，一條不合理的 Escape Trace 甚至可能阻擋另外數條 Net。
因此，Fanout 的順序、幾何對稱性以及 Via Placement，會直接決定整個 Package 是否能成功完成 Routing。
經過驗證的 Escape Routing 技術與最佳實務
Dogbone、Via-in-Pad 與進階 Fanout Pattern
最經典的 Escape Routing 方法就是 Dogbone（狗骨式）Fanout。
Dogbone Fanout 會從每一個 BGA Pad 拉出一小段 Trace，再連接至位於四個 Ball 之間空隙中的 Via。
整體外形類似狗骨，因此得名 Dogbone。
這種方式成本低、結構容易理解，而且製造可靠度高。
原文指出，它可用於 1.27 mm Pitch，並可依實際製程與 Geometry 一路使用到約 0.5 mm Pitch。
Via-in-Pad 則直接把 Via 放在 BGA Solder Pad 內部。
這可以省去 Dogbone Trace 與外部 Via Pad 所占用的空間，因此能大幅增加 Fine-Pitch BGA 下方的 Routing Channel。
當 Pitch 低於約 0.5 mm 時，Via-in-Pad 通常會變得更加重要。
不過，Fine-Pitch BGA 使用 Via-in-Pad 時，Via 必須正確進行樹脂填孔與電鍍封帽（Filled & Capped）。
如果 Via Barrel 保持開放，在 Reflow 時 Solder 可能被吸入孔內，形成 Solder Wicking，造成 BGA Joint 缺錫甚至 Open Joint。
對最高密度設計而言，還可以使用 Advanced HDI Fanout，搭配：
- Stacked Microvia
- Staggered Microvia
- Buried Via
- Sequential Lamination
這類結構可以將 Routing 分散至多層較薄的 HDI Layer。
原文以超過 1,000 Ball、0.4 mm Pitch 的高密度 Package 為例，透過 HDI Microvia 有機會在不單純依賴大量傳統 Signal Layer 的情況下完成 Fanout。
不同 BGA Pitch 的 Escape Routing 最佳化
不同 Pitch 應採用不同的 Fanout Strategy。
下表整理原文提供的常見起始設計參考：
| BGA Pitch | 建議 Fanout | Via Type | 典型 Trace／Space | 對 Layer Count 的影響 |
|---|---|---|---|---|
| 1.0 mm | Dogbone | Mechanical Through-Hole | 4–5 mil | 低，約 2–4 層 |
| 0.8 mm | Dogbone | Mechanical Via 或 Microvia | 3.5–4 mil | 中等，約 4–6 層 |
| 0.65 mm | Dogbone + Ordered Routing | 優先考慮 Microvia | 3.5 mil | 中等至高 |
| 0.5 mm | Dogbone 或 Via-in-Pad | Microvia | 3–3.5 mil | 高，通常需要考慮 HDI |
| 0.4 mm | Via-in-Pad | Stacked／Staggered Microvia | 2.5–3 mil | 非常高，通常需要 HDI |
一個容易記住的原則是：BGA 最外圍一至數排 Ball，通常有機會直接在 Top Layer 向外拉出，而完全不需要 Via。
因此，如果 Pin Assignment 仍然具有設計彈性，可以優先把容易佈線或不需要換層的 Net 分配到 Outer Row。
Inner Row 則應盡量只對真正需要 Layer Change 的訊號使用 Via，以減少不必要的 Fanout Congestion。
Escape Zone 中的 Differential Pair 與高速訊號管理
高速 Interface 在 BGA Escape Zone 需要特別謹慎。
對 PCIe、USB 3.x 或 SerDes 等 Differential Pair 而言，兩條 Trace 在 Fanout 時應盡量接受完全相同的處理：
- 相同 Via Structure
- 相同 Layer Transition
- 相近的 Trace Length
- 對稱的 Fanout Geometry
高速 Escape Routing 可以採用以下方法：
-
讓 Differential Pair 兩條 Trace 使用相鄰且對稱的 Via，以維持兩邊的 Coupling 與結構一致性。
-
在 Fanout 區域盡量減少 Intra-Pair Skew，再於離開 Escape Zone 後進行剩餘 Length Matching。
-
在 Signal Via 附近配置 Ground Stitching Via，為 Return Current 提供 Low-Impedance Return Path。
-
維持正確 Differential Impedance。原文以 PCIe／USB 約 85 Ω，以及其他部分標準約 90–100 Ω 為例；實際數值應依所使用的 Interface Specification 為準。
-
高速 Net 應縮短 Via Stub。可以優先使用較靠近目標 Layer 的 Via Structure，或在 Thick Stackup 中考慮 Backdrilling。
在 Escape Zone 中，絕對 Trace Length 往往不是唯一重點，兩條 Differential Trace 的對稱性更加重要。
Fanout 區域中非常小的 Geometry Asymmetry，也可能轉換成 Common-Mode Noise 或後續難以修正的 Skew。
Escape Routing 的設計取捨與常見問題
在 Routing、散熱、機械可靠度與成本之間取得平衡
Escape Routing 從來不是獨立存在的設計工作。
Signal Via 與 Thermal Via 應該一起規劃。
例如 Via-in-Pad 非常有利於 Routability，但如果使用在 Power Device 周圍，也可能與 Thermal Pad、Heat Transfer Via 或 Solder Paste Design 發生衝突。
Fine-Pitch Assembly 所使用的 Via-in-Pad 通常需要 Filled & Capped 製程，雖然能提高可製造性，但也會增加 PCB 成本。
而最大的成本因素之一，就是 Layer Count。
透過 Ordered Routing、Outer-Row Escape First 等方法提高每層 Routing Efficiency，有機會避免為了 BGA Fanout 而增加不必要的 PCB Layer。
原文舉例指出，從 6-Layer HDI Stackup 增加到 10-Layer Stackup，可能大幅提高 PCB 製造成本；實際成本仍取決於 Stackup、材料、HDI 結構與製造商報價。
此外，高密度 Microvia Array 對機械可靠度與製程控制的要求也更高，Layer Registration、Material Selection 與 Thermal Cycling Reliability 都必須一起評估。
容易造成低良率或 Signal Integrity 問題的常見錯誤
Escape Routing 中有幾個看似簡單、卻非常容易造成失敗的問題：
- Via-in-Pad 沒有正確 Fill／Cap：Reflow 時 Solder 被吸入 Via Barrel，造成 BGA Joint 缺錫或 Open Joint。
- Trace／Space 或 Via Geometry 超過製造能力：可能造成 Short、Etching Defect 或實際無法製造。
- 忽略 Return Path：高速 Signal 在 Fanout 區域產生 Radiation 與 Crosstalk。
- Differential Pair Via Placement 不對稱：造成 Pair Skew 與 Mode Conversion。
- 沒有考慮 Microvia Aspect Ratio：可能降低 Via Plating 與 Thermal Cycling Reliability。
這些問題中，有不少都可以在製造商的 DFM Review 中提前被發現。
在 PCB Fabrication 之前修正，通常遠比完成 SMT Reflow 後才面對低良率批次更具成本效益。
Escape-Routed PCB 的製造注意事項
Fine Feature 與高密度 PCB 的 DFM 要求
DFM（Design for Manufacturability）就是將理想的 Escape Pattern 與實際 PCB 製造能力連接起來的關鍵。
Fanout 可以做到多密，會受到 PCB 製造商多項能力直接限制，包括：
- Minimum Trace Width
- Minimum Trace Spacing
- Via Size
- Annular Ring
- Microvia Size
- Via-in-Pad Fill Capability
- Layer-to-Layer Registration Tolerance
對 High-Density PCB 而言，這些製程參數應該在 Placement 與 Fanout 開始之前就先確認。
從一開始就按照實際 Fabrication Capability 設計，可以避免後續昂貴的 PCB Respin。
Fine-Pitch BGA 可靠量產所需要的製程能力
依原文內容，Fine-Pitch PCB Production 需要具備以下能力：
- Laser-Drilled Microvia：原文列出的最小尺寸約 0.15 mm，可支援 0.4–0.5 mm Pitch 等高密度 Escape Geometry。
- Via-in-Pad Fill & Cap：透過 Resin Filling 與 Cap Plating 建立平坦 BGA Pad，避免 Reflow 時 Solder Loss。
- Controlled Impedance：在 Escape Zone 中持續控制 Single-Ended 與 Differential Target。
- Sequential Lamination：用於 Buried Via、Stacked Microvia 等 HDI Stackup。
- AOI 與 Electrical Test：檢查高密度區域中的 Short／Open Defect。
即使 Layout 設計本身非常好，如果實際 Fabrication Process 無法支援所要求的 Geometry，也無法取得穩定量產良率。
因此，最有效的方法是從設計初期就讓 Escape Strategy 與 PCB 製造能力保持一致。
JLCPCB 在高密度 Escape Routing 製造方面的應用
針對 BGA Fanout 的 DFM 分析
如果 Trace Width 小於實際製程能力，或 Via 周圍 Clearance 不足，都可能造成 Fine-Pitch Fanout 無法可靠製造。
依原文說明，JLCPCB 的 DFM Analysis 可以在正式製造前檢查 Gerber 中的相關 Geometry 問題。
這可以讓原本風險較高的 Fine-Pitch Layout，在製造前先進行可製造性驗證。
對 0.5 mm Pitch BGA 等密集 Fanout，能夠快速取得 DFM Feedback，尤其有助於設計人員反覆調整：
- Trace Width
- Clearance
- Via Placement
- Fanout Geometry
支援高密度 Layout 的精密 PCB 製造能力
在 PCB 製造方面，原文列出的 JLCPCB Fine-Pitch 相關能力包括：
- 3.5 mil Trace／Space
- 0.15 mm Laser-Drilled Microvia
- 0.2 mm Mechanical Via
- Via-in-Pad Epoxy Fill
- Cap Plating
這些製程正是讓 0.4 mm 與 0.5 mm Pitch BGA Escape 成為可能的重要條件。
如果 High Pin-Count Device 使一般 Multi-Layer PCB 被迫增加大量層數，也可以依實際設計與製造能力考慮 HDI Stackup、Buried Via 與 Stacked Microvia。
原文指出，相關製程可以從 Prototype 延伸到 Production；實際交期與製造能力應以下單頁面的即時資料為準。
隨著 Escape Pattern 進一步進入 HDI，高速 Net 仍需要搭配Controlled Impedance、AOI 與 Electrical Testing，以維持實際製造良率與訊號品質。
PCB Escape Routing 常見問題
問：PCB 設計中的 Escape Routing 是什麼？
Escape Routing 是從高密度元件的每一個 Pad，通常是 BGA Pad，拉出一段短 Trace，再連接到 Via 或較寬鬆的 Routing Channel，使後續一般 PCB Routing 可以繼續進行的設計方式。它是將訊號從密集 Pin Grid 底部成功扇出的第一個關鍵步驟。
問：什麼時候應使用 Via-in-Pad，而不是 Dogbone Fanout？
依本文的設計參考，0.5 mm Pitch 以上可以優先評估 Dogbone Fanout，只要 Ball 之間仍有足夠空間放置 Via。當 Pitch 低於約 0.5 mm 時，Via-in-Pad 通常更加必要。使用 Via-in-Pad 時應正確進行 Fill 與 Cap Plating，以避免 Reflow 時發生 Solder Wicking。
問：Fine-Pitch BGA 通常需要多少 Trace Width 與 Spacing？
依原文提供的起始參考，0.8 mm Pitch BGA 約可使用 3.5–4 mil Trace／Space，而 0.4 mm Pitch HDI Design 可能需要約 2.5–3 mil Feature。實際數值必須根據 PCB Stackup、Copper Weight、Via Structure 與製造商目前能力確認，不能只按照 Pitch 單獨決定。
問：高 Pin-Count BGA 通常需要多少 PCB Layer？
實際 Layer Count 取決於 BGA Pitch、Pin Count、Power／Ground Ball 分布、可用 Via Technology 以及每一層可以逃出的 Ball Row 數量。依原文的粗略參考，一顆約 1,000-Ball 的 Fine-Pitch Device 可能需要四個以上 Signal Layer，而且經常需要搭配 HDI Stackup。
問：如何讓高速 Differential Pair 穩定穿過 BGA Escape Zone？
兩條 Differential Trace 應使用相鄰而且鏡像對稱的 Via Structure，盡量維持相同 Trace Length，並在 Signal Via 附近配置 Ground Return Via，為 Return Current 提供 Low-Impedance Path。對高速 Pair 而言，Fanout 區域的結構對稱性通常比單純追求絕對 Trace Length 更重要。
結論
對高密度 PCB 而言，Escape Routing 很大程度上決定了整個設計究竟能不能真正完成。
它就像所有 BGA Signal 必須通過的一道狹窄出口，而這個區域中的設計決策會同時影響：
- Signal Integrity
- Power Delivery
- PCB Routability
- Manufacturing Yield
- Layer Count
- PCB Cost
即使面對 1,000-Ball 等高 Pin-Count BGA，只要按照 Pitch 選擇合適的 Fanout Strategy、讓 Dogbone 與 Via-in-Pad 使用在正確 Geometry 中，並保持高速 Differential Pair 的對稱性，仍然可以建立可製造的 Routing Structure。
隨著 Pin Count 持續增加，而 Package Pitch 繼續縮小，HDI 與 Microvia 正逐漸成為高密度 PCB 的常見技術。
掌握 PCB Escape Routing，不只是解決 BGA 底部「走線拉不出來」的問題，而是讓高速、高密度硬體能夠真正從 Schematic 順利走向可量產 PCB 的重要能力。
設計階段做好 Fanout，再搭配與 Geometry 匹配的 DFM、HDI、Via-in-Pad 與精密製造能力，才能讓 Fine-Pitch BGA 從 Prototype 到大量生產都維持可靠且穩定的良率。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......