PCB 佈局降低雜訊與 EMI 完整指南

電子設計經常是一場對抗無形力量的戰鬥。即使電路圖完美無缺，電路板的實體實作仍可能引入複雜的電磁干擾（EMI）。

在專業製造領域中，EMI 是原因，雜訊則是結果。EMI 是不必要能量的傳播，雜訊則是這些能量造成的訊號失真或時序抖動。多數系統雜訊都源自設計初期的不當佈局決策，因此 PCB 佈局是抵禦 EMI 的第一道防線。

這也說明了瞭解如何透過 PCB 佈局降低雜訊與 EMI 的重要性。本指南將介紹一套有系統的 PCB 設計及佈局最佳化方法，協助您處理 EMI 與雜訊問題。

PCB 設計中的 EMI：PCB 佈局為什麼會產生 EMI 與雜訊？

EMI 與雜訊的產生根源於電場及磁場的物理特性。當導體周圍的場與系統中非預期的部分發生交互作用時，就會產生 EMI。在高頻環境下，PCB 上的每一條走線都必須視為天線，因為這些走線既能輻射能量，也能接收能量。

低雜訊設計的目標是限制電磁場，將這些場控制在特定的介電材料範圍內。

EMI 來源與雜訊呈現方式之間的關係

雜訊很少隨機產生，通常源自結構與佈局缺陷，使電磁場耦合至受干擾電路。EMI 來源可分為傳導型與輻射型。

傳導 EMI 會沿著電源軌等實體路徑傳播；輻射 EMI 則以電磁波形式穿過空氣或介電材料。電荷加速時就會產生輻射，例如數位切換或高頻電源轉換期間。

如果附近沒有大小相等、方向相反的電荷加以抵銷，就會形成淨電磁場。這符合安培－馬克士威定律，其描述磁場與電流密度的關係；法拉第定律同樣適用，說明電場與隨時間變化之磁場的關係。

電路板佈局中的常見根本原因

電路板佈局中最常見的 EMI 成因如下：

• 回流電流路徑管理不當：這是最常見的 EMI 成因。設計人員往往只關注訊號走線，卻忽略電流必須始終在封閉迴路中流動。
• 忽略交流阻抗：在高速系統中，回流電流不會選擇電阻最小的直流路徑，而會沿著迴路電感最小，也就是交流阻抗最低的路徑流動。
• 參考平面中斷：理想的回流路徑位於相鄰平面上，並直接處於訊號走線下方。當平面受到分割、開槽或挖空而中斷時，回流電流就必須繞行較遠的路徑。
• 迴路面積過大：繞行的回流路徑會讓「送出」與「回流」訊號之間形成較大的迴路面積。這些迴路會如磁偶極天線般運作，有效率地輻射及接收干擾。
• 接地策略不良：不良的接地會讓共模雜訊在整個系統中循環。
• 纜線輻射：未受控制的共模雜訊經常透過連接纜線離開電路板。在未通過輻射發射測試的系統中，纜線往往是主要輻射源。

透過佈局最佳化降低 EMI 的 PCB 設計準則

系統化 EMI 控制是一項整體性的結構設計挑戰。有效的抑制方法著重於電流路徑之間的幾何關係。縮小電磁場存在的空間體積，即可降低輻射風險。以下是降低 EMI 的方法：

縮小電流迴路面積

縮小電流迴路面積是最重要的原則。迴路所產生的輻射發射強度與其面積成正比，也會受到訊號電流及頻率平方的影響。

對 500 MHz 電路而言，即使只略微縮小迴路面積，也能大幅降低 EMI。最有效的方法是使用完整且連續的接地平面，並將其直接配置於訊號層旁。

避免不規則外形

PCB 的實體外形會影響其電磁特性。精巧的矩形外形優於不規則設計，因為不規則外形會迫使訊號繞行，增加寄生電感。在高頻應用中，長度超過波長十分之一的走線就必須視為傳輸線。

對 1 GHz 訊號而言，在 FR-4 上的十分之一波長約為 1.4 cm。採用精巧佈局時應盡量縮短走線，並避免電路板邊緣出現尖角，因為尖角會成為電場強度較高的位置。建議使用半徑至少 1 mm 的圓角。

控制走線長度與佈線路徑

高速訊號必須採用最短且最直接的路徑。走線每增加 1 mm 都會增加寄生電感，並依下列公式產生電壓尖峰：

$V = L \cdot \frac{dI}{dt}$

時脈等關鍵訊號應配置於內層，並在接地平面之間採用帶狀線結構。相較於外層微帶線走線，這種配置能更有效限制電磁場。走線與板邊應至少保持 20 mil 間距，以避免邊緣電場向外擴散。

EMI PCB 佈局設計：元件配置策略

元件配置比走線更為重要，因為它會先決定初始電流迴路及實體間距。若元件配置不當，即使採用巧妙的走線方式，也無法完全解決由此產生的 PCB EMI 問題。

依訊號流程將元件分組

將電路板劃分為電源、類比、數位及射頻等功能區域。在各區域內將相關元件集中配置，可縮短走線長度並限制干擾範圍。

高速連接器應靠近負責處理訊號的晶片，以縮短訊號暴露路徑。I/O 電路應配置在板邊，形成清楚的邊界，避免雜訊進入線束。

分隔類比與數位電路區域

將數位電路與敏感的類比路徑實體隔離，避免切換雜訊耦合。在複雜設計中，可使用僅於單點連接的獨立接地平面，防止共用回流路徑。

訊號必須跨越不同區域時，切勿讓走線跨過接地平面的分割處。這會迫使回流電流繞行並形成迴路天線。應讓訊號從銅箔橋接區上方通過，以確保回流路徑受到控制。

讓雜訊源遠離敏感電路

穩壓器及變壓器等高電壓或切換元件，應遠離敏感感測器，避免造成干擾。

高頻雜訊源與敏感電路之間應盡量保持 1～2 英吋的距離。在高密度佈局中，可透過專業元件配置最佳化，在散熱需求與降低電氣雜訊之間取得平衡。

策略性元件配置是可靠電路板的基礎。面對高複雜度設計時，可考慮採用專業 PCB 佈局服務，協助驗證設計是否符合各項 EMI 要求。

低雜訊 PCB 佈局的走線技巧

有效的走線會實現元件配置階段所規劃的電流迴路。高速訊號需要一致的阻抗，以及連續且低電感的回流路徑，才能避免干擾。EMI PCB 佈局應採用以下走線方式：

維持連續的回流電流路徑

在高頻環境中，電流會沿著電感最低的路徑，直接從訊號走線下方回流。參考平面上的任何不連續處，例如分割或間隙，都會迫使電流繞行，進而增加迴路面積及輻射。

訊號換層時，應在訊號導通孔附近配置縫合導通孔，以連接不同參考平面。這可為回流電流提供垂直路徑、限制電磁場，並防止共模輻射。

採用適當走線間距以降低串擾

增加平行走線之間的距離可以控制串擾。遵循「3W 規則」，讓走線間距達到線寬的 3 倍，最多可降低約 70% 的電磁耦合。

時脈等敏感線路可採用 4W 或 5W 間距。在高密度佈局中，可於關鍵訊號之間配置接地防護走線，以吸收電場並提供隔離。

謹慎配置高速訊號走線

差動訊號可透過抵銷遠場輻射提升抗雜訊能力，但差動對必須精確等長。任何時間偏移都會將差動訊號轉換為共模雜訊，造成輻射及訊號損失。

高速線路應盡量減少導通孔數量，以降低導通孔電感。必須使用導通孔時，應讓其阻抗與走線相符，並使用盲孔或埋孔消除殘段；這些殘段在高頻下可能成為共振天線。

EMI PCB 設計中的接地與電源策略

電源配送網路（PDN）是 EMI 控制的基礎。穩定的 PDN 能提供一致的能量儲備，避免產生電源相關雜訊及系統不穩定。EMI PCB 設計可採用以下策略：

使用完整接地平面降低雜訊

連續接地平面是管理 EMI 最有效的工具。它能提供低阻抗參考，並限制電磁場。在頻率高於 1 MHz 時，單點接地不再有效，應改用連接至完整平面的多點接地策略。

在多層板疊構中，接地平面應盡可能靠近訊號層。較薄的介電層能更有效限制電磁場。標準四層板疊構為「訊號－接地－電源－訊號」，讓每個訊號層都有相鄰的參考平面。

最佳化電源分配以降低雜訊

在寬廣頻率範圍內維持較低的 PDN 阻抗至關重要。阻抗過高會在電路抽取電流時造成電壓波動。

若要降低阻抗，電源平面與接地平面應盡可能靠近，間距最好小於 10 mil。這可提供最大的平面間電容，產生離散電容難以比擬的高頻去耦效果。

正確配置去耦電容

去耦電容可作為本地能量儲備，抑制電源軌雜訊。將去耦電容盡可能靠近 IC 電源接腳，可降低電流迴路與 IC 電源接腳之間的寄生電感。

配置多顆不同容值的電容，可以涵蓋更寬的頻率範圍；小容量電容負責高頻暫態，大容量電容則維持低頻穩定性。但必須留意反共振；不同容值的電容並聯時，可能產生高阻抗峰值。

降低 PCB 佈局 EMI 的進階方法

對要求嚴格的應用而言，基本策略可能仍不足夠。屏蔽及轉換率控制等進階技術，可提供額外的抑制效果。

採用屏蔽及濾波方法

屏蔽是使用導電材料阻擋電磁波。PCB 層級的屏蔽通常會在雜訊源上方焊接金屬屏蔽罩。若要使屏蔽有效，開孔尺寸必須夠小，通常應遵循「$\lambda/20$ 規則」，也就是任何開口的最長尺寸都必須小於波長的二十分之一。

濾波器可去除訊號線及電源線上的不必要雜訊，其中鐵氧體磁珠與共模扼流圈十分重要。它們能在 I/O 連接埠提供傳導 EMI 濾波。共模扼流圈適合 USB 等差動資料線，可阻擋雜訊，而不使高速訊號失真。

控制電源電路的切換行為

切換式電源供應器是常見的 EMI 來源，因為其 dV／dt 與 dI／dt 數值較高。進階方法之一是控制功率電晶體的閘極驅動。提高閘極電阻可減緩切換邊緣，降低導致輻射發射的高頻諧波，但切換速度降低也會增加功率損耗。

若要取得平衡，可使用 RC 緩衝電路。將其跨接於功率開關兩端，可吸收寄生電感中的能量並抑制高頻振鈴。緩衝電路能有效處理寄生共振，而不必減緩整個切換過程。

結論：如何透過 PCB 佈局降低雜訊與 EMI

低 EMI 設計是一項全面性的架構要求，需要佈局結構、元件配置及電源管理相互配合。設計人員應將 PCB 視為電磁波導系統。

遵循上述原則，就能讓電路本身具有較低雜訊及較強抗干擾能力。成功的關鍵是採取診斷式思維並遵循專業最佳實務，精確管理無形的電磁場，確保系統可靠運作。

立即為下一個專案進行最佳化。面對複雜設計時，可尋求專業服務，確保 PCB 佈局符合最高技術標準。

透過 PCB 佈局降低雜訊與 EMI 的常見問題