高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
1 分鐘
- 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束
- 二、MDI差分對走線：阻抗控制與回流路徑
- 三、網路變壓器與RJ45佈局：隔離與防護的關鍵
- 結語
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。
以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。
一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束
MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。
RMII介面佈局要點
RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化，伴隨而來的就是建立/保持時間違規。
數據信號與時脈之間的相對長度差，一般要求控制在50mil以內，具體看PHY原廠的layout guideline。RMII速率不算特別高，多數情況下不需要刻意繞蛇形線，但信號組內不要出現明顯的長短差。
RGMII介面佈局要點
到了1Gbps的RGMII，情況完全不同。RGMII採用DDR雙倍資料速率，125MHz時脈的上下升沿都採樣數據，時序窗口被砍半，對skew的容忍度非常有限。
RGMII佈局最核心的就是等長匹配。TX_CLK、TX_CTL、TXD[3:0]以及對應的RX端信號，同一組內的長度差通常要求控制在±20mil以內，要求嚴的晶片規範會到±5mil。等長匹配的目的是消除飛行時間差，保證所有信號在採樣窗口內同時穩定。
現代RGMII PHY大多支援內部延遲補償（RXDLY/TXDLY），通過暫存器配置可以在晶片內部插入時脈延遲。如果確認晶片已開啟內部延遲，PCB走線可以適度放寬，不需要人為繞大量蛇形線；但如果晶片不支援內部延遲，就必須靠PCB走線長度來補償時脈與數據之間的相位差，這時候繞線就不可避免。繞蛇形線時要注意波幅間距至少3倍線寬，避免緊密耦合造成額外的串擾。
二、MDI差分對走線：阻抗控制與回流路徑
過了PHY晶片之後，信號進入MDI（Medium Dependent Interface），也就是連接網路變壓器的差分對。這一段是整個乙太網路電路裡最敏感的類比區域。
差分阻抗100Ω
MDI差分對（TX±、RX±）的差分特性阻抗必須嚴格控制在100Ω，容差一般±10%。線寬和線距要依據實際疊層、板材Dk值，用阻抗計算工具或場求解器算出來，不能直接套經驗值。走線全程保持緊耦合，間距一致，不要中途突然分開又合攏。
有一個常見的錯誤是在差分對中間加測試點。測試點焊盤帶來的容性負載會造成阻抗不連續，引發反射。如果必須加測試點，應該放在差分對的兩側，而不是插在P/N線中間。
參考平面與隔離
差分走線正下方必須有連續完整的地平面。地平面一旦出現縫隙或分割，回流路徑被迫繞行，環路面積變大，EMI會明顯惡化，同時訊號完整性也受影響。
MDI走線與其他數位信號之間至少保持3W以上的淨間距，周圍多打接地過孔做縫合。如果板上空間允許，在MDI差分對兩側加包地保護線，並沿線每隔一段距離打接地過孔，可以進一步降低外界干擾耦合。
圖1. 差分對佈線
三、網路變壓器與RJ45佈局：隔離與防護的關鍵
網路變壓器（Magnetics）和RJ45的擺放位置，直接決定系統能不能通過EMC和安規測試，包括雷擊浪涌和高壓隔離。
變壓器儘量靠近RJ45
網路變壓器要儘量貼近RJ45連接器。從變壓器到RJ45針腳的走線越短越好，建議控制在0.5英寸以內。這段走線在變壓器的線纜側，完全暴露在外部，容易輻射或拾取雜訊，絕對不能和其他高速信號平行靠近。
PHY到變壓器的MDI差分走線可以適當拉長（幾公分範圍內），但要確保阻抗連續和包地保護。實務上的佈局優先級是：先把變壓器和RJ45的位置定好，再從PHY拉MDI線過去，而不是反過來。
變壓器下方挖空與隔離槽
這是乙太網路佈局中最容易出錯的一環。為了阻斷系統內部共模雜訊竄到線纜側，同時防止ESD通過線纜侵入主板，需要在變壓器的線纜側（Line Side）和PHY側（Chip Side）之間做地平面分割。
變壓器正下方的所有層（包括內層和外層）都要全面挖空，不能有任何銅箔、走線或鋪地。這道隔離槽的寬度通常要求大於2.0mm，具體看變壓器規格書的建議。
隔離槽上通常會跨接一到兩顆高壓陶瓷電容（耐壓2kV以上，容值1000pF或2200pF），把變壓器線纜側的中心抽頭或屏蔽層連接到系統地，用來洩放累積的高頻共模雜訊。這顆電容的擺放要緊貼隔離槽，過孔直接打在焊盤旁邊。
整合型RJ45與外置變壓器
現在很多設計傾向用內建變壓器的RJ45連接器（MagJack），把最敏感的變壓器封裝在連接器內部，大幅縮短佈線長度，也節省板面空間。但這種方案對機構高度和金屬外殼接地處理要求更高。
RJ45的金屬屏蔽外殼要通過多點過孔連接到機箱地（Chassis Ground），並在連接處配置並聯RC網路（例如1MΩ電阻並聯10nF高壓電容），讓靜電和共模雜訊有洩放路徑，同時避免直接灌入數位邏輯地。
圖2. 物理隔離佈局
結語
乙太網路PHY層的PCB設計，涵蓋了數位時序、高頻差分走線和電磁隔離多個領域。從RMII/RGMII的等長匹配，到MDI差分對100Ω阻抗控制，再到變壓器隔離槽與RJ45接地，每個環節都有具體的工程約束。原理圖畫對只是第一步，把這些佈局細節落實到PCB上，才能在高溫、長線纜和強干擾環境下保持鏈路穩定，減少後期反覆改板除錯的成本。
持續學習
PCB 設計中的串擾：成因、類型及降低方法
重點摘要 串擾由邊沿開始：變化中的干擾源電壓及電流會產生電場和磁場，將能量耦合到鄰近的受擾線。 邊沿速率比單獨的時鐘頻率更重要。即使是速率一般的匯流排，只要 I/O 邊沿足夠快，也可能產生嚴重耦合問題。 增加間距，以及縮小訊號至參考平面的距離，通常可帶來最乾淨的佈局改善，但最終結果取決於完整的 PCB 橫截面。 NEXT 與 FEXT 的變化方式並不相同。經過足夠的耦合延遲後，NEXT 會達到由幾何形狀決定的平台；FEXT 除了取決於耦合長度，還取決於模態速度不匹配。 請將 3W、5W、3H 及按波長設定的過孔間距視為起始經驗法則。關鍵網絡應使用場求解器、耦合傳輸線模型或實際測量進行驗證。 引言 記憶體介面可能通過短時間的工作台測試，卻在滿載流量、溫度或電壓極限下間歇性失效。邏輯本身正確，但某條數據線從鄰近線路接收到足以侵蝕接收器裕量的噪聲。這就是 PCB 設計中的典型串擾問題：電路板幾何形狀已經成為電路的一部分。 密集數碼電路板很容易出現串擾，因為相鄰導體共用電場和磁場。更快的 I/O 邊沿會增加耦合瞬態，即使時鐘或數據重複率看似不高。走線間距、平行長度、驅動器阻抗、端接、參考平面及層疊結構，都......
PCB 設計中的過孔縫合：完整指南
重點摘要 過孔縫合利用重複排列的鍍通孔，將不同層的同網絡銅箔（最常見是接地）連接，降低區域之間的高頻阻抗。 在訊號換層位置旁放置接地過孔，可為回流電流提供短而就近的路徑，並有助限制過孔周圍的電場。 沿電路板邊緣及射頻腔體設置過孔圍欄可抑制邊緣輻射，但隔離效果取決於幾何尺寸與頻率，沒有通用的 dB 數值。 保守起點是把縫合間距維持在板內波長的二十分之一或更小，再按高要求射頻及 EMC 結構進一步收窄。 縫合可配合完整的疊層設計及機械屏蔽，但不能取代兩者。 引言 原型板從實驗室取回後，工作台上測試一切正常，卻未能通過輻射發射測試；又或者高速走線經單一過孔換層後，眼圖在沒有明顯原因下閉合；亦可能是一大片只在一點連接的整齊地平面，在幾百 MHz 以上竟處處呈現不同電壓。這些都是參考結構問題。過孔縫合正是處理這些問題的佈局技術：以鍍通孔排列成行或網格，把不同層的同網絡銅區連接，讓高頻電流看到一塊連續金屬，而不是數塊鬆散相連的金屬。 縫合使用標準鍍通孔，不需額外元件，成本低廉，但只有在物理條件配合時才有效。本指南說明縫合過孔對接地及回流路徑的實際作用、它在哪些情況下有助 EMI、間距需要多緊，以及如何高效放置......
DDR5 PCB 佈局指南：設計規則與最佳實務
重點摘要 DDR5 對佈局要求更高：1.1V 電源軌及最高 8800 MT/s 的資料速率，令容錯空間遠低於 DDR4。 DQ／CA 單端訊號通常以約 40–45 Ω 為目標，CLK／DQS 差分訊號約 80 Ω；確切數值應依照供應商指南，並在每個過孔及連接器位置維持一致。 每個位元組通道內的 DQ 與 DQS 長度應控制在約 5 mil 以內，DDR5 訊號絕不可跨越參考平面的間隙。 應預先規劃 8 至 12 層，讓每個訊號層旁都有專用接地參考層，而不是開始佈線後才補救。 DIMM 內置 PMIC 將部分電源完整性工作移至記憶體模組，但主機板 PDN 仍需要自己的阻抗預算。 引言 DDR5 設計可能通過模擬，出貨後卻間歇性失效。原理圖看不出問題，零件選擇正確，針腳也符合資料表，但電路板仍無法在全速下保持穩定鏈路。 這通常是佈局問題，而不是元件問題。DDR5 在最初的 JEDEC 版本中已將資料速率提升至 6400 MT/s，後來更擴展至 8800 MT/s。（JEDEC：JEDEC 更新 JESD79-5C DDR5 SDRAM 標準）同時，核心電壓由 DDR4 的 1.2V 降至 1.1V。更......
解讀 SFP 針腳配置：PCB 佈局與設計指南
重點摘要 SFP 針腳排列採用標準 20 針邊緣連接器，設有電源、接地、差分資料對及 I2C 控制訊號專用針腳。 Tx 與 Rx 差分對承載高速光訊號或銅纜訊號，整段佈線都需要保持 100 Ω 差分阻抗。 低速控制針腳（TX_FAULT、TX_DISABLE、MOD_ABS、LOS、Rate Select／RS1）採用標準單端佈線，無需阻抗匹配。 將 SFP 籠架靠近電路板邊緣、把高速差分對佈置在內層，並保持連續參考平面，是核心佈局規則。 SFP+ 與 SFP28 和 SFP 共用相同的 20 針機械焊盤尺寸，但資料速率更高，因此佈局容差更嚴格。 引言 選錯 SFP 模組焊盤尺寸，或在原理圖中接錯 SFP 針腳，是光纖鏈路無法正常工作的常見原因。有時收發器完全不會初始化；有時在工作台上可以正常建立鏈路，但流量一增加便出現位元錯誤，最後往往可追溯到差分對走線錯誤，或控制針腳缺少上拉電阻。 了解 SFP 針腳排列非常重要，因為 SFP 連接器將電源、接地、高速資料及低速控制訊號集中在單一 20 針邊緣介面中。PCB 佈局工程師必須知道哪些針腳承載每秒數十億位元的資料，哪些針腳只是切換狀態旗標，因為兩者......
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......