高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
1 分鐘
- 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束
- 二、MDI差分對走線：阻抗控制與回流路徑
- 三、網路變壓器與RJ45佈局：隔離與防護的關鍵
- 結語
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。
以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。
一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束
MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。
RMII介面佈局要點
RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化，伴隨而來的就是建立/保持時間違規。
數據信號與時脈之間的相對長度差，一般要求控制在50mil以內，具體看PHY原廠的layout guideline。RMII速率不算特別高，多數情況下不需要刻意繞蛇形線，但信號組內不要出現明顯的長短差。
RGMII介面佈局要點
到了1Gbps的RGMII，情況完全不同。RGMII採用DDR雙倍資料速率，125MHz時脈的上下升沿都採樣數據，時序窗口被砍半，對skew的容忍度非常有限。
RGMII佈局最核心的就是等長匹配。TX_CLK、TX_CTL、TXD[3:0]以及對應的RX端信號，同一組內的長度差通常要求控制在±20mil以內，要求嚴的晶片規範會到±5mil。等長匹配的目的是消除飛行時間差，保證所有信號在採樣窗口內同時穩定。
現代RGMII PHY大多支援內部延遲補償（RXDLY/TXDLY），通過暫存器配置可以在晶片內部插入時脈延遲。如果確認晶片已開啟內部延遲，PCB走線可以適度放寬，不需要人為繞大量蛇形線；但如果晶片不支援內部延遲，就必須靠PCB走線長度來補償時脈與數據之間的相位差，這時候繞線就不可避免。繞蛇形線時要注意波幅間距至少3倍線寬，避免緊密耦合造成額外的串擾。
二、MDI差分對走線：阻抗控制與回流路徑
過了PHY晶片之後，信號進入MDI（Medium Dependent Interface），也就是連接網路變壓器的差分對。這一段是整個乙太網路電路裡最敏感的類比區域。
差分阻抗100Ω
MDI差分對（TX±、RX±）的差分特性阻抗必須嚴格控制在100Ω，容差一般±10%。線寬和線距要依據實際疊層、板材Dk值，用阻抗計算工具或場求解器算出來，不能直接套經驗值。走線全程保持緊耦合，間距一致，不要中途突然分開又合攏。
有一個常見的錯誤是在差分對中間加測試點。測試點焊盤帶來的容性負載會造成阻抗不連續，引發反射。如果必須加測試點，應該放在差分對的兩側，而不是插在P/N線中間。
參考平面與隔離
差分走線正下方必須有連續完整的地平面。地平面一旦出現縫隙或分割，回流路徑被迫繞行，環路面積變大，EMI會明顯惡化，同時訊號完整性也受影響。
MDI走線與其他數位信號之間至少保持3W以上的淨間距，周圍多打接地過孔做縫合。如果板上空間允許，在MDI差分對兩側加包地保護線，並沿線每隔一段距離打接地過孔，可以進一步降低外界干擾耦合。
圖1. 差分對佈線
三、網路變壓器與RJ45佈局：隔離與防護的關鍵
網路變壓器（Magnetics）和RJ45的擺放位置，直接決定系統能不能通過EMC和安規測試，包括雷擊浪涌和高壓隔離。
變壓器儘量靠近RJ45
網路變壓器要儘量貼近RJ45連接器。從變壓器到RJ45針腳的走線越短越好，建議控制在0.5英寸以內。這段走線在變壓器的線纜側，完全暴露在外部，容易輻射或拾取雜訊，絕對不能和其他高速信號平行靠近。
PHY到變壓器的MDI差分走線可以適當拉長（幾公分範圍內），但要確保阻抗連續和包地保護。實務上的佈局優先級是：先把變壓器和RJ45的位置定好，再從PHY拉MDI線過去，而不是反過來。
變壓器下方挖空與隔離槽
這是乙太網路佈局中最容易出錯的一環。為了阻斷系統內部共模雜訊竄到線纜側，同時防止ESD通過線纜侵入主板，需要在變壓器的線纜側（Line Side）和PHY側（Chip Side）之間做地平面分割。
變壓器正下方的所有層（包括內層和外層）都要全面挖空，不能有任何銅箔、走線或鋪地。這道隔離槽的寬度通常要求大於2.0mm，具體看變壓器規格書的建議。
隔離槽上通常會跨接一到兩顆高壓陶瓷電容（耐壓2kV以上，容值1000pF或2200pF），把變壓器線纜側的中心抽頭或屏蔽層連接到系統地，用來洩放累積的高頻共模雜訊。這顆電容的擺放要緊貼隔離槽，過孔直接打在焊盤旁邊。
整合型RJ45與外置變壓器
現在很多設計傾向用內建變壓器的RJ45連接器（MagJack），把最敏感的變壓器封裝在連接器內部，大幅縮短佈線長度，也節省板面空間。但這種方案對機構高度和金屬外殼接地處理要求更高。
RJ45的金屬屏蔽外殼要通過多點過孔連接到機箱地（Chassis Ground），並在連接處配置並聯RC網路（例如1MΩ電阻並聯10nF高壓電容），讓靜電和共模雜訊有洩放路徑，同時避免直接灌入數位邏輯地。
圖2. 物理隔離佈局
結語
乙太網路PHY層的PCB設計，涵蓋了數位時序、高頻差分走線和電磁隔離多個領域。從RMII/RGMII的等長匹配，到MDI差分對100Ω阻抗控制，再到變壓器隔離槽與RJ45接地，每個環節都有具體的工程約束。原理圖畫對只是第一步，把這些佈局細節落實到PCB上，才能在高溫、長線纜和強干擾環境下保持鏈路穩定，減少後期反覆改板除錯的成本。
持續學習
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......
DDR5佈線實務：疊層、等長與訊號完整性
從DDR4 3200MT/s一路漲到現在的4800MT/s，高階平台直接衝8400MT/s以上，這早就不是拉線、做等長就可以實現的數位電路，完全需要依照高頻微波的邏輯。 DDR5架構改動非常明確：工作電壓到1.1V，PMIC從主板挪到DIMM條，原單通道64-bit拆成兩個獨立32-bit子通道，且全數加On-Die ECC。但速率提高之後，訊號眼圖的高、寬都被嚴重限制，容易導致眼圖關閉、無法開機。要穩定較高的速率，只能從疊層開始完善打磨，結合電磁模擬把每段佈線的影響降到最低。 一、疊層與阻抗：基礎打不好後面全白搭 高頻訊號的品質，核心看迴流路徑完不完整。規劃疊層的時候，第一件事就是確保DQ、DQS、CK、CA這些高速線，全程都有連續的參考平面。 1疊層佈局的兩個硬原則 1）優先走內層帶狀線：關鍵的數據、選通訊號儘量塞內層，上下都夾地平面。無論是EMI控制還是抗外界干擾，都比外層強一個檔次，速率越高差距越明顯。 2）堅決不跨平面分割：電源層的分割縫，一根高速線都禁止跨過。假若必須換層，訊號過孔旁25mil以內一定要補地縫合過孔，不然阻抗直接跳變，反射嚴重。 2阻抗公差必須收緊 DDR5驅動強度比前......
RF PCB 佈局：常見設計錯誤與實用準則
重點摘要 阻抗控制不可妥協：所有轉接結構，包括導通孔、連接器轉接及走線彎角，都必須維持一致的 50 Ω 阻抗，以避免反射及訊號損耗。 迴流路徑完整性決定 RF 設計成敗：RF 走線絕不可跨越接地平面的分割或槽孔。每次換層時，都應以接地縫合導通孔提供連續迴流路徑。 功能分區可避免干擾：將 RF 前端電路與數位邏輯及電源管理區實體分隔，避免諧波與切換雜訊進入接收頻帶。 高頻下的導通孔設計非常重要：使用背鑽或微孔消除導通孔殘段，訊號導通孔旁也應搭配接地縫合導通孔，在換層期間維持 50 Ω 阻抗。 材料選擇會限制效能：頻率高於 2 GHz 時，FR-4 的介電損耗會降低訊號品質。若要實現控制阻抗及低損耗，應使用 Rogers RO4350B 或 Megtron 6 等 RF 級板材。 射頻印刷電路板設計是一門由物理定律決定規則的專業。在 RF PCB 佈局中，每一個銅箔特徵都是傳輸線，不只負責傳遞訊號，也會依本身的實體幾何形狀改變訊號。 頻率達到 GHz 等級時，訊號遵循的是波傳播定律，而不只是克希荷夫定律。多年數位設計所建立的某些「最佳實務」，反而可能在不易察覺的情況下破壞 RF 系統效能。 5G NR......
微帶線與帶狀線：佈局差異與使用時機
RF（射頻）PCB 設計是工程與藝術的交會點。在 RF 設計師的工具箱中，微帶線與帶狀線傳輸線是無名英雄，它們確保訊號在 PCB 上無縫傳輸，不受干擾、損耗或阻抗不匹配影響。但這兩種傳輸線究竟是什麼？又該如何選擇？讓我們深入探討，若想進一步了解 PCB，請參閱我們詳細的 PCB 製造部落格。 什麼是微帶線與帶狀線傳輸線？ 微帶線傳輸線： 微帶線是位於 PCB 表面的導電走線，下方有接地層，中間夾著介電材料（PCB 基板）。走線頂部暴露在空氣中，其電磁場行為如下： 場域部分在基板中傳播，部分在空氣中傳播。 這形成混合介電介質，賦予微帶線獨特特性。 帶狀線傳輸線： 相較之下，帶狀線是埋藏在 PCB 內兩個接地層之間的導體，完全被介電材料包圍。其電磁場行為如下： 場域完全侷限在介電材料內。 這種遮蔽使其對外部雜訊更具免疫力。 為何這些傳輸線在 RF 設計中如此重要？ 在 RF 設計中，每一毫米都至關重要。微帶線與帶狀線等傳輸線可確保： 1. 訊號完整性：防止長走線上的訊號失真。 2. 阻抗匹配：維持一致阻抗（如 50 Ω 或 75 Ω）以達到最大功率傳輸。 3. 雜訊抑制： 控制輻射與對外部 EMI 的......
PCB 佈局中的訊號完整性基礎
在PCB 設計的世界裡，訊號完整性對於確保電子訊號可靠且準確地傳輸扮演著關鍵角色。對於投身 PCB 設計的電子愛好者、業餘玩家、工程師、學生與專業人士而言，掌握訊號完整性的基礎知識至關重要。本文將深入探討訊號完整性的核心概念，並說明它們如何影響 PCB 佈局。遵循最佳實務，您就能最佳化訊號完整性，並提升整體電子系統的效能。 什麼是訊號完整性？ 訊號完整性指的是在整個傳輸路徑中維持訊號品質與完整性的能力，包含阻抗匹配、降低雜訊，以及最小化反射與串擾等訊號失真。透過維持訊號完整性，我們能實現可靠的資料傳輸、減少錯誤，並最大化系統效能。 阻抗匹配： 阻抗匹配在訊號完整性中扮演關鍵角色，可確保傳輸線的阻抗與驅動器及接收器電路的阻抗相符。正確的阻抗匹配能最小化訊號反射並最大化功率傳輸，進而達到最佳訊號完整性；其做法係依據 PCB 的基材與疊構來設定走線寬度與間距。採用受控阻抗走線與慎選元件等技術，皆有助於成功實現阻抗匹配。 傳輸線考量： 在高速設計中，訊號通常被視為傳輸線而非單純的電氣連接。傳輸線需要仔細考量走線寬度、間距與介電材料等特性。遵循特定準則，例如維持受控阻抗、最小化線長差異，以及正確地終端傳輸線......