靜電放電(ESD):電子產品的隱形威脅
1 分鐘
- 靜電放電(ESD)背後的物理原理?
- ESD 對 PCB 與電子元件的影響?
- 如何實施 ESD 保護?
- TVS 二極體特性:
- 其他預防 ESD 的步驟:
- 結論:
您的下一個電子設備可能會被部署在暴露於高電壓或靜電的環境中。在這些情況下,應透過測試與模擬來判定系統對 ESD 的脆弱程度。靜電放電(ESD)是靜電從一物體突然轉移到另一物體的現象,當兩表面之間存在電位差時,能量會瞬間釋放。電荷可能在物體上寄生累積,當其轉移或透過接地形成迴路時,會在另一物體上產生高電壓、低電流的脈衝,讓人感覺像被輕微電擊。
此外,可能還需要一些元件來保護系統免受 ESD 影響,並確保系統能承受高電壓脈衝。ESD 會對敏感電子元件造成重大損害,導致產品失效、壽命縮短及製造成本增加。想更深入了解電子與 PCB 設計,請參閱我們最近關於 PCB 阻抗控制的文章。
- 帶電物體與電子設備直接接觸,導致電荷立即轉移。
- 透過電離空氣轉移電荷,常伴隨可見火花。
- 靜電場在未直接接觸的情況下,於鄰近電路感應出不必要的電流。
- 塑膠、布料或玻璃等材料摩擦時產生。
靜電放電(ESD)背後的物理原理?
當兩個帶有不同電荷的物體足夠靠近,或電荷累積到足以擊穿(電離)其間的介電質時,就會發生靜電放電(ESD)。對消費性產品而言,空氣中的 ESD 與介電擊穿通常發生在兩點間電場強度超過 40 kV/cm 時。氣壓、溫度與濕度都會影響此電場強度。例如,某些環境中空氣濕度較高,會使空氣更具導電性,進而消散部分電荷,並提高觸發 ESD 所需的電壓。
常見的誤解是觸發 ESD 需要固定電壓。實際上,觸發 ESD 所需的電壓取決於兩點間的電位差及其間距。這也是為何 PCB 需遵循 IPC-2221 標準所定義的導體間距(沿面與空間距離)。
ESD 對 PCB 與電子元件的影響?
任何印刷電路板若被人員、包裝、纜線或其他可能產生高電位差的物體觸碰或靠近,都可能遭受 ESD。當電壓差夠大時,任何元件都會出現導電路徑,形成巨大電流脈衝。此脈衝可能高於板上任何裝置的額定電流。在極端場強與電流下,PCB 會受損,元件也可能被摧毀。ESD 對電子產品的破壞性影響包括:
- 立即失效:元件立即失去功能。
- 潛在損傷:部分退化,使裝置未來更易失效。
- 參數漂移:電氣特性改變,降低性能與可靠度。
如何實施 ESD 保護?
在 PCB 上實施 ESD 保護的目標,是防止 ESD 電流流入電路,而是透過低電抗連接將其導入接地。保護電路或元件應只在 ESD 事件發生時才動作,且必須在上升時間內迅速將 ESD 脈衝分流。一般而言,ESD 保護會放在連接器上,因為它們是最先接觸點,最容易遭受 ESD。
ESD 保護二極體:
ESD 保護二極體是一種齊納二極體。當二極體反向偏壓時,僅有極小電流從陰極流向陽極;然而,當反向偏壓超過某個點(稱為反向擊穿電壓)時,反向電流會突然增加。隨著反向偏壓升高,二極體進入無論流過多少電流都維持恆定電壓的區域。齊納二極體的擊穿電壓(齊納電壓)特性可用來構成穩壓器並抑制突波電壓。齊納穩壓二極體用於維持恆定電壓,而 ESD 保護二極體則用於吸收 ESD 能量以保護電子電路。此二極體應盡量靠近源頭,以便立即將電流分流至地。
熱門選項:Littelfuse SMAJ、STMicroelectronics SMAJ 系列。
USB、Ethernet、I²C、RS-485、RS-232 及其他數位介面的 ESD 保護,通常會在連接器與包含該介面的 IC 之間放置 TVS 二極體。元件的資料手冊通常會提供應遵循的 ESD 保護指南。
TVS 二極體特性:
最常見的電路保護元件是暫態電壓抑制(TVS)二極體。它們可以是雙向(背對背)二極體,也可以是僅允許單向電流的單向二極體。齊納二極體也可用作 ESD 保護元件,其功能等同於單向 TVS 二極體。
當接收到 ESD 脈衝時,脈衝的高電壓會迅速將保護二極體推入反向偏壓,直到發生反向擊穿。此時二極體導通,在被保護元件的兩端形成短路,將接收到的脈衝導向接地,防止電流到達被保護元件。
其他預防 ESD 的步驟:
為確保 PCB 層級的 ESD 保護,設計人員必須採取以下策略:
1. 接地層與遮罩:大面積銅接地層可有效消散 ESD 能量。
2. 適當的走線佈局:將高速訊號走線遠離板邊,並使用保護走線降低敏感度。
3. 使用磁珠與濾波器:有助於抑制 ESD 事件產生的高頻雜訊。
結論:
靜電放電(ESD)是電子設計中的關鍵議題,可能導致敏感元件立即或潛在失效。了解 ESD 的發生機制、對 PCB 的影響,以及實施適當保護措施的重要性,對確保電子設備的可靠度與壽命至關重要。透過加入 ESD 保護二極體、設計具備良好接地與遮罩的 PCB,並遵循 IPC-2221 等產業標準,工程師可有效降低 ESD 風險。隨著技術進步與電子設備日益複雜,主動預防 ESD 仍將是硬體設計與製造中不可或缺的一環。
持續學習
使用萬用電表辨識電晶體腳位:完整逐步指南
正確辨識電晶體腳位,是每位工程師、電子愛好者與電機電子相關學生在將雙極性接面電晶體(BJT)放入電路前,最先需要檢查的事項之一。若基極、集極或射極判斷錯誤,可能會在第一次上電時損壞元件,或讓原型板在沒有明顯跡象的情況下完全無法運作。 本指南說明在沒有資料表可用時,如何使用萬用電表辨識電晶體腳位。這個方法之所以有效,是因為 BJT 內部由兩個共用同一個基極的 PN 接面構成,結構與二極體中的接面相同。也正因如此,萬用電表的二極體測試模式才是適合用來判斷腳位的工具。 讀完本文後,您將能夠: 找出未標示電晶體上的基極腳位 判斷電晶體是 NPN 還是 PNP 辨識集極與射極 了解 SOT-23 與其他 SMD 封裝所帶來的額外風險 圖:NPN 與 PNP 電晶體符號,顯示基極、集極與射極端子。 測試前先了解電晶體腳位 什麼是基極、集極與射極? BJT 有三個端子: 基極(B):控制端子。此處的小電流會使電晶體導通,並允許更大的電流在集極與射極之間流動。 集極(C):依電晶體類型不同,負責讓較大的電流流入或流出電晶體。 射極(E):電流在回到電源供應端的過程中,會從此端子流出(NPN)或流入(PNP)。 在......
IPC-A-600、IPC-A-610與J-STD-001權責邊界與實務應用
重點摘要 IPC-A-600:適用於未組裝PCB裸板,重點檢查外觀、基材內部完整性及金相切片等可接受性條件。 IPC-A-610:適用於完成組裝的PCBA,作為焊點形貌、元器件貼裝與典型組裝缺陷的外觀驗收依據。 J-STD-001:管控焊接材料、熱工藝參數、人員資格與生產環境,補足IPC-A-610未涵蓋的製程要求。 權責邊界:裸板缺陷通常追溯板廠,組裝外觀缺陷追溯EMS製程,焊接材料與製程違規則依J-STD-001判定。 實務應用:採購文件與生產圖紙應明確標註標準版本及Class等級,並事先約定驗收依據與文件優先順序。 電子製造供應鏈體系中,PCBA測試失效引發的權責歸屬爭議極為常見:裸板製造商主張出廠板材符合驗收規範,EMS組裝廠強調焊接製程參數全程受控,品牌端品管則依據顯微觀測到的細微瑕疵提出拒收訴求。終止此類無休止技術爭議的核心路徑,是回歸業界公認的檢驗與製程標準。在IPC(國際電子工業聯接協會)的龐大標準體系內,三項核心文件構成了硬體製造的品質法理基礎。釐清三者的適用層級與權責邊界,是硬體研發與品質工程師的必備專業能力。 一、IPC-A-600:裸板可接受性的檢驗基準 在任何元器件貼裝工......
細間距封裝下的測試難題:JTAG邊界掃描的實務細節
重點摘要 測試方式轉變:JTAG 邊界掃描捨棄外部物理探針,利用晶片內建的邊界掃描單元完成高密度 PCBA 的板級互連檢測。 IEEE 1149.1:透過 TCK、TMS、TDI、TDO 四線 TAP 存取端口,把測試向量送入晶片內部的邊界掃描單元,定位開路、短路及引腳電平卡死等缺陷。 BSDL 文件:BSDL 記錄晶片的 TAP 引腳、指令寄存器與邊界寄存器資訊,是 ATPG 自動產生板級互連測試程式的重要基礎。 DFT 設計:掃描鏈拓撲、TCK 訊號完整性、TAP 上下拉及測試模式進入條件,都應在 PCB 設計階段預先規劃。 擴大覆蓋:透過叢集測試,JTAG 還能利用支援邊界掃描的主晶片,對 DDR、SPI Flash、I2C 感測器等外圍器件進行檢測。 舊產線慣用的飛針測試、ICT 針床測試,本質都依賴物理探針接觸測試點來完成量測。面對如今的高密度設計,探針根本找不到下針的位置,幾千個 BGA 錫球的焊接是否虛焊、短路,傳統方法幾乎查不了。為了應對這個難題,業界逐步推廣開了 JTAG 邊界掃描技術——簡單說就是捨棄外部物理探針,改用晶片內建的數位電路來完成板級互連檢測。 這項技術改變的不只是......
PCB離子污染深度解析:ROSE與SIR兩種清潔度測試的實務對比
重點摘要 離子污染風險:PCB 表面的離子殘留在「濕氣」與「直流偏壓」同時存在時,可能觸發電化學遷移(ECM),進一步形成枝晶、漏電甚至短路。 ROSE 測試:透過萃取液電阻率變化換算板面離子總量,約 10~15 分鐘即可完成,適合日常產線快速製程管控。 SIR 測試:在高溫、高濕及直流偏壓條件下長時間監控表面絕緣電阻,可直接評估助焊劑殘留是否會引發實際漏電失效。 測試差異:ROSE 著重整板平均離子濃度;SIR 則能捕捉局部電化學遷移,並驗證迴焊熱曲線與材料搭配的可靠度。 實務策略:先以 SIR 測試為基準確認材料搭配與熱曲線設定的可靠度,再以 ROSE 測試作為日常產線快速監控工具。 隨著 SMT 表面黏著技術不斷往高密度、細間距方向推進,電路板上微觀的化學殘留,逐漸成為產品隱性失效的主要誘因。當中的 PCB 離子污染,更是引發漏電流、線路短路的關鍵因素。 為了確保產品在高濕、長期運行下的可靠度,業界開發出多種離子清潔度檢測方法。很長一段時間裡,ROSE 測試(溶劑萃取電阻率測試)都是產線快速把關的主流手段;但隨著免洗助焊劑的廣泛應用,表面絕緣電阻測試(SIR)慢慢取代前者,成為評估助焊劑殘留......
攔截隱形缺陷:PCB測試策略與品質控管技術全解析
在電子製造價值鏈中,“良品率”是一項至關重要的指標,直接影響利潤空間。隨著元件封裝尺寸不斷縮小至 01005 甚至更小,傳統的人工目視檢測(MVI)已愈發難以滿足現代電路板對品質控制的嚴苛要求。一塊電路板即便肉眼看似完美無瑕,其內部仍可能潛藏著微觀短路點,或是在 BGA 焊球下隱藏著肉眼不可見的空洞。在實際應用中,一套高效率的電路板偵測系統,本質上就是要在成本投入與故障風險之間尋求動態的平衡。 一、 第一道防線:基於 AOI 技術的視覺檢測創新 自動光學檢測(AOI)如今已成為表面貼裝技術(SMT)生產線上的標準配備。該系統透過利用多角度光源及高速工業相機,將待檢電路板與標準參考樣本(通常被稱為“金板”)進行比對,從而識別出兩者之間的差異或缺陷。 1. 從 2D AOI 到 3D AOI 的演進 早期的 2D AOI 系統僅能偵測平面缺陷,例如元件漏裝、極性反向或文字印刷錯誤等。相較之下,3D AOI 系統則採用了雷射掃描或結構光等技術,能夠精確檢測出焊點高度不均、板體翹曲以及焊點形態異常等缺陷。這些檢測數據對於預測焊點的長期可靠性具有至關重要的意義。 2. 演算法的進步:減少誤報與漏檢 在電路板......
3D錫膏檢測(SPI)技術應用與製程管控規範
一、從2D到3D SPI:檢測技術迭代 PCB錫膏印刷檢測(SPI)為SMT製程前置品質管控環節,直接影響後續焊點良率與產品可靠性。早期產業採用2D影像檢測,以頂置光源灰階對比成像為基礎僅能識別錫膏覆蓋面積、平面偏移量,無法量測垂直高度、立體體積、表面形貌等三維參數。 2D SPI不具備隱性缺陷識別能力,錫膏薄化、邊緣微塌陷、局部拉尖、微量缺錫等問題易流入回流工序,引發虛焊、冷焊、元件偏移等不良,增加返工成本與物料損耗。 隨電子產品小型化、高密度化,3D SPI已成高精密SMT產線標準配置。3D SPI採用相位測量輪廓術(PMP),設備輸出條紋結構光投射至錫膏表面,成像單元捕獲光柵變形資訊,經演算法重建三維輪廓,完成三項核心參數量化: 錫膏高度:量測堆疊垂直高度,驗證刮刀刮除、鋼網脫模不均異常,確保符合規格。 錫膏體積:計算微米級堆疊體積,為焊點潤濕性、機械強度的直接評估指標。 表面形貌:識別邊緣塌陷、尖角凸起、局部缺料、表面孔洞等異常。 二、SPI前置管控:錫膏印刷缺陷識別與根因 SMT製程數據顯示,超70%焊點不良源自錫膏印刷。SPI於回流前實施全板檢測,識別分類缺陷、攔截不良PCB,避免後續......