PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
1 分鐘
- 一、板材選用與疊層、差分阻抗管控
- 二、佈線細節、串擾抑制與AC耦合電容處理
- 三、長度匹配的實務尺度
- 四、過孔設計：背鑽是PCIe 5.0強制要求
- 五、100MHz REFCLK參考時鐘佈局
- 結語
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。
很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。
一、板材選用與疊層、差分阻抗管控
PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。
普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。
玻纖效應是非常容易被忽視的。玻纖紗與環氧樹脂Dk不一樣，差分P/N兩根線，如果一根長期走在玻璃紗上、另一根落在樹脂區，兩者傳輸延遲就會拉出差距，產生對內skew。實務兩種解決手段二選一：優先選用開纖玻纖布；若板材固定無法更換，高速差分走線相對於玻纖紋理旋轉10-15°斜向布線。
疊層規劃上，高速Lane差分線優先走內層帶狀線，上下兩側完整接地平面，不建議大量放在外層微帶線。
圖1. PCIe 5.0 32GT/s 高速鏈路整體架構圖
二、佈線細節、串擾抑制與AC耦合電容處理
BGA扇出區域空間緊張，線間距被壓縮屬於正常現象，但離開BGA扇出區後，不同差分Lane之間，務必拉開到3~5倍線寬的間距，壓制遠端串擾FEXT。同一組差分P/N保持緊耦合，全程維持固定間距，不要忽寬忽窄。
轉角地方禁止90°直角，直角拐角會造成局部阻抗突降。不要貪圖方便用單個45°尖角轉彎，優先大圓弧，或是雙45°緩衝轉折。
每條Tx通道都會串AC耦合電容，常見規格100nF、220nF。P/N兩側電容擺放、走線必須對稱。電容焊盤面積比走線更大，會帶來額外寄生電容，造成局部阻抗往下掉。工程上常用焊盤下方參考平面局部挖空來補償寄生，這個挖空尺寸不能隨意畫，要和PCB廠協調確認工藝極限，挖過頭反而帶來反效果。
三、長度匹配的實務尺度
PCIe雖然搭載CDR電路，可以恢復時鐘，但不是意味長度可以隨意亂拉。
差分對內skew（P跟N的長度差）：控制在5mil（0.1mm）以內。對內長度不一致，會把差模訊號轉換成共模雜訊，直接壓縮眼圖。補償蛇形線建議放在訊號發送端附近，不要貼近接收晶片BGA腳位。
Lane之間的對間長度差：x4/x8/x16寬通道，各Lane之間長差建議控制5-10mm。PCIe 5.0晶片內部Lane Deskew調節範圍雖然大，但不能把所有補償壓給晶片，過大的Lane skew會增加鏈路訓練失敗概率。
做等長補償的蛇形線，波幅至少3倍線寬。緊密擠在一起的蛇形繞線，會產生嚴重自我耦合，反而產生額外抖動，很多專案的訊號問題就出在這裡。繞線段盡量擺放在通道中段，避開晶片焊盤附近。
四、過孔設計：背鑽是PCIe 5.0強制要求
32GT/s頻率下，過孔殘樁Stub是毀掉通道性能的頭號元兇。訊號切換層的貫孔，未使用的殘留銅柱，相當於開路短線，在16GHz會發生諧振，S參數會出現很深的衰減陷波，高頻訊號直接被吸收。
所有PCIe 5.0高速訊號貫孔，一定要執行背鑽工藝，無法省成本。背鑽之後殘餘Stub長度上限8mil，條件許可追求5mil以內。每一個高速訊號過孔周圍，必須配備2-4顆對稱的接地回流過孔。地過孔分佈不對稱、離訊號孔太遠，換層位置的回流阻抗會惡化，引發反射。
圖2. PCIe 5.0 PCB 實體佈局細節
五、100MHz REFCLK參考時鐘佈局
PCIe 5.0參考時鐘為100MHz差分HCSL / LP-HCSL。整個系統的抖動預算非常吃緊，時鐘上引入的雜訊，沒有任何電路可以補償。
時鐘差分阻抗按照晶片手冊，多數為85Ω。佈線待遇等同最高等級的PCIe資料Lane。差分兩側加上包地保護走線，沿線密集打接地過孔，隔離DCDC開關雜訊與普通數位訊號。
時鐘差分線禁止跟PCIe高速資料Lane長距離平行走線，如果一定要相交，務必90度垂直交叉。拓撲按照時鐘IC手冊執行，H樹、星型拓撲優先，盡量避免長菊花鏈分支，分支反射會直接惡化時鐘抖動，後續會導致鏈路訓練不穩定。
結語
PCIe 5.0的32GT/s，容錯餘量遠遠小於PCIe 4.0，拿舊版本的經驗直接移植很容易踩坑。從板材選型、阻抗公差、玻纖效應防範，到AC耦合電容補償、嚴格的長度約束、背鑽工藝、參考時鐘隔離防護，每一項都是大量調試失敗總結出來的實務門檻。設計階段把約束落實，前期完成S參數仿真驗證，才能夠避免量產階段出現隨機、偶發的鏈路異常，減少多次改板的成本。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......