更好的 EMC 標準設計指南
1 分鐘
EMC衡量的是設備在其共用操作環境中按預期運作的能力,同時不影響同一環境中其他設備如預期運作的能力。評估設備在暴露於電磁能量時的反應是 EMC 測試的一部分,稱為抗擾度(或敏感度)測試。測量設備內部電氣系統產生的 EMI 量(稱為輻射測試)是 EMC 測試的另一部分。
EMC 的兩個面向在任何系統中都是重要的設計和工程考量。未能正確預測設備的 EMC 性能可能會帶來許多負面後果,包括防護風險、產品故障和資料遺失。因此,各種 EMC 和 EMI 測試設備應運而生,旨在幫助工程師更清楚地了解設備在實際條件下的運作。
EMC 的重要性:確保設備在運作時不受其他設備的干擾,且本身不會造成乾擾。
不斷增長的需求:隨著設備的複雜性和互連性不斷增加,EMC 對於合規性和功能性至關重要。
1.什麼是EMC?
EMC 代表電磁相容性 (Electromagnetic Compatibility)。市場上銷售的所有電子設備/機器都必須符合 EMC 標準,這意味著它必須符合產品預期用途的 EMC 法規和標準。哪些 EMC 法規和標準適用於哪些產品,由產品銷售的國家/地區(例如歐盟或美國等)定義。
符合 EMC 規範的產品必須符合以下一項或多項要求:
◦不會幹擾其環境中的其他設備/機器(發射)。
◦不會受到周圍環境中其他設備/機器的干擾(免疫)。
◦不會因靜電放電 (ESD)事件而受到干擾或破壞。
◦不會被電磁脈衝(EMP)擾亂或摧毀。
在此背景下,還有一點需要補充:產品不應幹擾自身。這裡指的並非電磁相容 (EMC),而是訊號完整性。然而,訊號完整性和電磁相容 (EMC) 往往是相輔相成的。
2. EMC 與 EMI:
EMI 代表電磁幹擾 (Electromagnetic Interference),常與 EMC 混淆。 EMI 指的是電子設備/機器 A 對位於其周圍的電子設備/機器 B 造成乾擾。
EMC 和 EMI 有什麼區別?現在,符合 EMC 要求的產品在開發過程中必須進行 EMI 測試。符合 EMC 要求的產品不會再出現 EMI。這是因為符合 EMC 要求的產品已證明其電磁抗擾度足夠高,電磁輻射足夠低,能夠在預定環境中無縫工作。
3.EMC合規性:
EMC 合規性是指電子或機電產品符合其銷售國家的法律、指示和法規。首先,每個國家的政府都會頒佈各自的 EMC 法規(法律、指令)。而這些國家的法規通常指的是多國法規(例如,歐盟國家指的是EMC 指令2014/30/EU)。
其次,政府通常會建立、任命或選擇組織、委員會或委員會,負責制定適用的EMC標準。這些組織或委員會制定適用的EMC標準,以確保通過適用EMC標準中定義的測試的產品符合EMC法規(法律、指示)。
4.什麼是EMC標準?
1)什麼是EMC標準?
EMC 標準和規範定義了 EMC 的術語、規則和測試方法。此外,它們還規定了機電和電子產品的電磁輻射和抗擾度的限值和最低測試水平。
2)為什麼需要EMC標準?
EMC 標準透過定義測試方法、測試設備和測試環境,使測量結果具有可比性和可重複性。最重要的是,EMC 標準旨在實現 EMC 測試的協調一致,在最佳情況下,實現全球協調。這可以降低貿易壁壘,對社會最重要的影響是:協調一致的 EMC 標準有助於促進全球繁榮和財富。
3) 誰制定 EMC 標準?
EMC 中的規範和標準由公認的國際和國家或地區組織定義和措辭(例如,歐盟將 EMC 標準的措辭委託給 CENELEC,或行政和/或監管機構自己措辭 EMC 標準和法規)。
4)EMC標準有哪些類型?
EMC 標準可分為以下類別或類型:
基礎 EMC 出版品:基礎 EMC 出版品規定了 EMC 測試的條款和條件,定義了實現電磁相容性所需的規則,並指定了測試方法(測試技術、測試設定、測試設備和環境)等。基礎 EMC 出版品是其他 EMC 標準(EMC 產品標準、一般 EMC 標準等)所參考的 EMC 標準。
EMC 產品標準: EMC 產品標準適用於特定產品,例如電動道路車輛或同軸電纜。
EMC 產品系列標準:EMC 產品系列標準適用於一組具有共同一般特徵、可能在相同環境中運作且具有相似應用領域的產品。
通用 EMC 標準:通用 EMC 標準適用於在特定 EMC 環境(住宅/工業)中運作的產品,這種環境中不存在特定的產品(系列)EMC 標準。
5.測量和監測EMC?
輻射測試需要使用EMI 測量設備,例如接收天線、放大器和頻譜分析儀。這些工具協同工作,可以精確測量設備產生的噪音量和類型。測試可以在開放區域測試場地或屏蔽式消音(或半消音)測試室中進行。
抗擾度(或敏感度)測試旨在確定設備耐受外部噪音源的能力。為此,需要能夠模擬和測量特定頻率電磁能量的工具。 EMC 測試設備可用於使設備承受各種頻率的電磁雜訊、類比電湧或評估設備電源的有效性。最終,設備的性質、預期用途以及相關法規要求將決定所需的測試設備類型。
6.更好的EMC標準的設計指南:
1. 最小化環路面積
2. 請勿分割、間斷或切割訊號返回平面Locate
3.不要將高速電路置於連接器之間
4. 控制訊號轉換時間
規則1:最小化環路面積
這條簡單的規則幾乎出現在每個人的EMC指南清單上,但它常常被忽略或為了其他指南而妥協。電路板設計師通常甚至不知道訊號電流的流向。數位電路設計師喜歡從電壓的角度來考慮訊號。訊號完整性和EMC工程師必須從電流的角度來考慮訊號。
每個優秀的電路設計師都應該了解關於訊號電流的兩件事。
1. 訊號電流總是返回其源頭(即電流路徑始終為環路)
2. 訊號電流採用阻抗最小的路徑。
在兆赫茲及更高頻率下,訊號電流路徑相對容易辨識。這是因為高頻下阻抗最小的路徑通常是電感最小的路徑,這通常是最小化環路面積的路徑。電流返迴路徑盡可能靠近輸出電流的路徑。在低頻(通常為 kHz 及以下)下,阻抗最小的路徑往往是電阻最小的路徑。低頻電流更難追踪,因為它們會擴散。重要的電流返迴路徑可能距離輸出電流路徑相對較遠。
規則2:不要分割、間斷或切斷訊號返回平面
當然,在某些情況下,可能需要在返回平面上留出合適的間隙。然而,這種情況相對罕見,通常需要控制低頻電流的流動。最安心的經驗法則是提供一個完整的平面來返回所有訊號電流。如果您預期某個低頻訊號容易受到影響或可能幹擾電路板上的電路,請使用單獨層上的走線將該電流返回到其源頭。一般來說,切勿分割、留出間隙或切斷電路板的訊號返回平面。如果您確信為了防止低頻耦合問題,必須留出間隙,請諮詢專家。不要依賴設計指南或應用筆記,也不要嘗試實施在其他人的「類似」設計中「有效」的方案。
規則3:不要將高速電路置於連接器之間
在我們實驗室審查或評估過的電路板設計中,這是最常見的問題之一。很多時候,一些簡單的電路板設計本應能夠輕鬆滿足EMC要求,無需額外成本或精力,但最終卻因為違反了這條簡單的規則而被嚴格屏蔽和濾波。
為什麼連接器的位置如此重要?在幾百兆赫茲以下的頻率下,波長約為一公尺或更長。印刷電路板本身上的任何可能的天線往往體積小,因此效率低。然而,連接到電路板的電纜或其他設備可以充當相對高效的天線。
訊號電流在走線上流動,並返回實體平面,會導致平面上任兩點之間產生微小的電壓差。這些電壓差通常與平面上的電流成正比。當所有連接器都沿著電路板的同一邊緣佈置時,它們之間的電壓往往可以忽略不計。然而,位於連接器之間的高速電路很容易在連接器之間產生幾毫伏特或更大的電位差。這些電壓可能會將電流驅動到連接的電纜上,導致產品超出輻射發射要求。
規則4:控制訊號轉換時間
時脈速度為 100 MHz 的電路板在 2 GHz 下絕對能夠滿足輻射發射要求。結構良好的數位訊號在低次諧波頻率下會具有相當大的功率,而在高次諧波頻率下則不會有太大的功率。控制高次諧波頻率下功率的最佳方法是減慢數位訊號的轉換時間。過長的轉換時間可能會導致訊號完整性和散熱問題,因此必須在這些相互衝突的要求之間達成工程上的妥協。大約為位元週期 20% 的轉換時間會產生相當美觀的波形,同時最大限度地減少串擾和輻射發射引起的問題。根據應用的不同,轉換時間可能需要大於或小於位元週期的 20%,但轉換時間不應隨意調整。
7. 控制上升和下降時間的方法:
1.使用具有可控斜率的邏輯系列。
2.將電阻器或鐵氧體與設備的輸出串聯。
3.將電容器與設備的輸出並聯。
首選方案是控制斜率邏輯,這通常是最有效的選擇,尤其是在驅動匹配終端時。然而,大多數設計精良的電路板上的大多數邏輯電路都採用電容終端。使用串聯電阻來控制這些電路的上升時間,可以讓設計人員更好地控制,而且通常成本更低。鐵氧體電感也是有效的方案,但成本更高,控制能力也比電阻差。電容實際上會增加源元件吸收的高頻電流,在大多數情況下,電容並不適合控制轉換時間。
請注意,試圖透過阻礙返迴路徑中的電流來減慢或過濾單端訊號絕對不是一個好主意。例如,切勿故意將低速走線穿過返回平面的間隙,或將鐵氧體放在地上,以濾除高頻雜訊。
8. 電路板佈局設計指南:
1)跡線:
增加走線寬度:更寬的走線會減少輻射發射。
避免 90 度角:特別是在高速應用中,以減少反射。
考慮返回電流路徑:減少輻射發射和公共阻抗耦合。
2)過孔:
在高速訊號通孔周圍添加縫合通孔:在高速訊號通孔周圍添加縫合通孔可提高接地平面的完整性並減少輻射。
3)面積:
分離關鍵區域和非關鍵區域:高頻電路和低階類比電路至關重要。
4)接地:
直接接地路徑:確保電流回流的低阻抗和直接路徑。
使用接地層:頂層和底層的實心接地層有助於屏蔽內層。
避免分裂接地平面:防止大環路和高輻射。
填充接地:用電路接地填充 PCB 的頂層和底層,為電流提供可靠的返迴路徑,有助於減少輻射發射。
利用接地層進行屏蔽:PCB 上的實心接地層可作為屏蔽層,將雜訊訊號與敏感訊號隔離。然而,它們對電場和高頻磁場的抑制效果更佳。
5)解耦:
每個連接器引腳上的電容:用於減少輻射發射並提高傳導抗擾度。在連接器的每個引腳上添加一個電容有助於濾除不需要的訊號,並提高設備對外部幹擾的抗擾度。
結論:
電磁相容性(EMC)是電子設計中的關鍵方面,它確保設備在其預期環境中能夠有效運行,而不會引起或受到干擾。透過理解EMC的原則,包括發射和抗擾度,工程師可以設計出符合監管標準並在現實環境中可靠運作的產品。
遵循EMC標準對於減少電磁幹擾(EMI)以及確保符合國家和國際法規至關重要。適當的測試方法,如發射和抗擾度測試,有助於評估設備的性能並識別潛在的漏洞。此外,實施注重EMC的設計實踐,例如最小化迴路面積、最佳化接地策略以及控制訊號轉換時間,可顯著增強產品對電磁干擾的穩健性。
隨著電子設備不斷發展並整合到日益複雜的環境中,EMC仍然是工程師需要重點考慮的因素。透過在設計早期階段優先考慮EMC合規性,製造商可以確保產品的可靠性、獲得監管批准,並在現代電子生態系統中實現無縫運作。
持續學習
過孔對高速 PCB 設計的影響
高速訊號需要阻抗匹配。基本上,這表示訊號路徑必須在整個路徑上保持連續阻抗,並與接收器的阻抗相符。這是為了防止訊號反射破壞訊號。用最簡單的話來說,PCB 走線的特性阻抗取決於走線寬度、銅厚、與參考接地平面的距離以及介電常數。在高速設計中,這是一個非常明確的陳述,但導通孔存在幾個問題。導通孔是訊號路徑中的一個 90 度轉彎。導通孔的幾何形狀意味著訊號路徑與 PCB 走線不同。導通孔預設沒有參考平面。 幾何形狀與缺乏參考平面意味著導通孔阻抗通常無法與 PCB 走線匹配。這可能導致訊號反射,進而損害訊號完整性。在影響 PCB 性能的各種因素中,導通孔在高速與高頻電路中對維持訊號完整性與降低損耗扮演關鍵角色。本文深入探討導通孔對這類設計的影響,檢視其對訊號傳輸的效應、所面臨的挑戰,以及如何最佳化其使用。在本文中,我們將探討: 在 GHz 頻率下,RF PCB 佈局中的導通孔轉換需要極其精細的設計。 對於 HDI PCB,正確的導通孔轉換設計與 antipad 尺寸對維持阻抗控制至關重要。 接地平面導通孔間距、接地共面波導設計,以及適當使用縫合導通孔對不同頻段皆不可或缺。 什麼是導通孔及其操作特性? 導通孔是......
深入了解 FPGA:詳盡指南
當我還是年輕的電子工程師時,我對 FPGA 非常好奇,現場可程式化邏輯閘陣列(FPGA)是一類可在製造後由使用者設定的半導體裝置。它們內部擁有海量的邏輯閘,使用者可透過程式設計來模擬晶片行為,而無需實際製造晶片。與傳統微控制器或處理器不同,FPGA 在實現客製化硬體邏輯方面提供了無與倫比的彈性。本文將探討 FPGA 的基本原理、應用、優勢、結構、工作原理以及程式設計基礎。 什麼是 FPGA? FPGA(現場可程式化邏輯閘陣列)是一種可重複程式設計的積體電路(IC),用於執行特定硬體層級的任務。與專為單一應用設計的 ASIC(特殊應用積體電路)不同,FPGA 允許使用者定義並修改邏輯組態,提供高度彈性。FPGA 的主要優勢在於我們可以更改程式邏輯並測試不同晶片的功能,這帶來了極大的靈活性。若能直接在硬體上驗證邏輯而無需實際製造晶片,任何邏輯錯誤都能在硬體層面被排除,從而節省大量時間、精力與成本。 為什麼我們需要 FPGA? 硬體彈性:特殊任務需要客製化的數位電路。 並行處理:高速運算需要同時進行多項計算。 快速原型開發:硬體設計師需要一個平台來測試與驗證,再決定是否投入 ASIC。 低延遲處理:任務......
探索 PCB 設計中的關鍵高頻元件
高頻電路設計驅動了當今許多先進技術,從通訊系統到精密雷達與航太級設備。高頻系統與其他電路在本質上並無不同,物理定律依舊適用,電子學基礎也保持一致。 然而,是什麼讓這些電路能處理如此快速的訊號?關鍵在於專門的元件,各自扮演獨特角色,用以穩定與放大訊號並將失真降至最低。HF 設計面臨獨特的挑戰與目標,操作時需特別留意。我們常將元件分為主動或被動,這種分類在射頻領域同樣適用。以下為高頻電路設計中可識別的元件參考指南。 高頻電容器: 從基礎電路元件課程可知,電容器基本上是一個小型儲能單元,會阻擋直流並讓交流訊號通過。理想上它對所有交流訊號都應表現一致,但實際並非如此;其功能會隨施加的交流頻率而改變。以下為表示電容器真實電性行為的模型。 「C」對應埋藏在眾多寄生元件中的理想電容,包含極板間的非無限電阻(RD)、串聯電阻(RS)、串聯電感(LS),以及 PCB 焊盤與接地平面間的並聯電容(CP)。 高頻電感器: 電感器則具有與電容相反的特性。基礎上,它是由銅線繞成的線圈,依法拉第電磁感應定律運作,以磁場形式儲能。它阻擋交流訊號並讓直流輕易通過,可說是抗拒訊號變化。電感提供的阻抗會隨交流訊號頻率升高而穩定增加。......
如何解決高頻 PCB 設計中的 EMI/EMC 與訊號完整性問題
高頻 PCB 設計充滿挑戰,其中電磁干擾(EMI)與訊號完整性(SI)問題最為關鍵。這些問題會降低電路效能、影響可靠度,並導致法規測試失敗。為了解決它們,必須在整個設計流程中仔細規劃與執行。以下為克服這些挑戰的策略。 對於訊號方向複雜的網路,拓撲結構對單向、雙向及不同訊號位準的影響各異,很難判斷哪種拓撲對訊號品質最佳。必須預先進行模擬,工程師需深入了解電路原理、訊號類型,甚至佈線難度,才能選出合適的拓撲。想了解更多 PCB 知識,請參閱我們的 PCB 製造終極指南。 優化 PCB 佈局 以確保訊號完整性的技巧: 佈局是確保訊號完整性的關鍵因素。針對 高頻設計,請注意: 走線長度: 盡量縮短訊號走線,以減少傳播延遲與反射。 阻抗控制: 使用控制阻抗走線,使走線阻抗與源端及負載匹配,尤其對高速訊號更重要。 過孔放置: 在高速訊號路徑中減少過孔使用,因過孔會造成阻抗不連續與反射。 差分對走線: 高速訊號使用緊密耦合的差分對,可降低串擾並維持訊號完整性。 高頻 PCB 佈局設計中如何進行阻抗匹配? 阻抗匹配是高速 PCB 設計的關鍵因素之一。阻抗與走線佈局直接相關,例如走線位於表層(微帶線)或內層(帶狀線......
眼圖在高速 PCB 設計中的角色
在高速 PCB 設計中,訊號完整性至關重要。隨著數位裝置的頻率不斷提高,我們必須確保高速 PCB 上各元件之間的可靠通訊。評估高速設計訊號完整性最有效的工具之一便是眼圖。它可用來評估通道雜訊、色散與符號間干擾對基頻脈衝傳輸系統效能的綜合影響。 眼圖以視覺化方式呈現數位訊號的效能,讓工程師能夠評估雜訊、抖動與時序錯誤等因素。從數學角度來看,眼圖是訊號機率密度函數(PDF)的可視化結果。眼圖中「眼睛」睜得越開,代表訊號失真越小。本文將探討眼圖在高速 PCB 設計中的角色、其重要性,以及如何藉由眼圖改善訊號完整性。 訊號的符號間干擾 符號間干擾(ISI)是指連續訊號因訊號完整性問題而互相干擾的現象。這些訊號可能在頻域或時域上無法區分,兩者無法同時成立,因而產生 ISI(由其他元件引起的非預期雜訊)。此外,我們現已具備在時域零交叉點取樣等技術,可減輕 ISI 的影響。 理想上,我們希望訊號零失真、零抖動、零脈衝擴散與零振幅雜訊,也就是輸出訊號與輸入訊號完全一致。能夠觀察到這一點,正是眼圖成為訊號完整性核心工具的原因。 眼圖的關鍵組成 眼圖是透過在不同時間點重複取樣數位訊號所繪製的圖形。當訊號軌跡疊加在示波......
打通垂直維度:PCB Via 技術選型與高速信號優化指南
隨著訊號上升時間步入皮秒級,印製電路板(PCB)的設計方法正經歷一場轉型。傳統的平面拓樸結構正逐漸被針對垂直互連進行最佳化的方案所取代。在高速訊號傳輸領域,即使是電路板內最微小的孔徑,也可能成為引發訊號反射與損耗的主要來源。究其原因,在於PCB過孔會引入阻抗不連續性。因此,在設計複雜系統時,徹底瞭解各類過孔的物理限制及其固有的電氣特性,是確保系統可靠性的關鍵第一步。 一、 基礎互連:Through Hole Via PCB 限制與優化 印刷電路板中的貫穿孔through hole via PCB是較常見的連接方式,其貫穿整個電路板。貫穿孔的製造成本相對較低,但在高頻領域卻會遇到很多挑戰。 1. 寄生參數的威脅 過孔本質上是一個微型的電容與電感組合。對於高速訊號,過孔的寄生電容會增加信號的上升時間,而寄生電感則會增加路徑阻抗。其寄生電容量可由下式估算: (T:板厚,D1:過孔焊盤直徑,D2:反焊盤直徑) 2. Stub效應 設計多層板時(信號從第一層傳輸到第三層),貫穿孔在第三層以下的部分就會形成開路的傳輸線。在特定頻率下,這可能會引起諧振,嚴重破壞信號的完整性。因此在設計速率超過20Gbps的系統......