背鑽導孔：提升高速 PCB 中的訊號完整性

在 10 Gbps 及以上的高速 PCB 設計中，過孔孔樁會產生阻抗不連續，並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後，以機械方式移除未使用的銅質孔壁，只保留真正需要的電氣導通路徑，從而解決這個問題。這項製程可恢復傳輸線連續性，而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔，以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。

高速 PCB 需求持續成長

訊號傳輸面臨的挑戰

5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時，未使用的部分——也就是孔樁（stub）——會像開路孔樁一樣運作，其特性阻抗約為 50–70 Ω，實際數值取決於介電常數與幾何結構。這段孔樁會引入每毫米約 0.5–1 pF 的寄生電容，以及每毫米約 0.3–0.5 nH 的寄生電感，進而形成諧振結構。

四分之一波長諧振頻率可近似為：

f = c / (4 × L_stub × √ε_r)

其中 c 為光速，L_stub 為孔樁長度（公尺），ε_r 為相對介電常數，FR-4 通常約為 4.0–4.5。對標準 FR-4 上 0.5 mm 的孔樁而言，諧振會出現在約 10–12 GHz，正好落入許多 25 Gbps 通道的奈奎斯特頻帶。

其結果會在插入損耗（S21）曲線中產生明顯凹陷，並在回波損耗（S11）中形成峰值，在諧振頻率處回波損耗常會惡化至高於 -10 dB。在差分對中，即使 P 與 N 兩條孔樁長度只相差 0.1 mm，也可能增加 0.5–1 ps 的偏斜，進而違反 DDR5 或 100G Ethernet 中嚴格的時序預算。串擾也會增加，因為孔樁會向鄰近過孔與電源／接地平面輻射能量。若不處理，設計者只能增加預加重、等化，或縮短通道長度，但這些都沒有解決根本問題。JLCPCB 的高速設計指南明確指出，超過 15 mil（0.381 mm）的過孔孔樁應使用背鑽，以防止這類效應；這也符合板厚超過 1.0 mm 時的業界實務。

理解背鑽過孔：定義與機制

什麼是背鑽過孔？

背鑽過孔一開始是標準鍍通孔（PTH），在主要 PCB 製程中先完成鑽孔與電鍍。外層蝕刻完成後，再從電路板相反側進行二次控制深度鑽孔，移除最後一個連接訊號層之外的多餘銅質孔壁。背鑽鑽頭直徑通常比原始過孔鑽孔大 0.1–0.25 mm，以確保完全移除銅壁，同時避免損傷側壁。完成後的殘留孔樁長度會控制在 0.15 mm（約 6 mil）以下，使過孔成為電氣上很短的互連結構，並能匹配相連走線的阻抗。若依照 JLCPCB 文件規範的 ±0.1 mm 深度公差進行，此製程不會影響電路板的機械完整性。

背鑽如何移除過孔孔樁

背鑽流程通常在電鍍之後、阻焊層製作之前進行。具備雷射深度感測與視覺對位的 CNC 機台，會定位背面精確起鑽焊盤。鑽頭會穿透未使用層，切除多餘孔壁，同時保留目標層上的功能性銅。切屑會透過真空與超音波清洗排出，以避免電鍍空洞或短路。較大的背鑽直徑會在未使用平面上形成些微環形間隙，因此在 DFM 階段需將這些層的 antipad 放大 0.1 mm 預留空間。JLCPCB 製程支援 4 至 32 層板的背鑽，確保殘留孔樁低於會引發諧振的 15 mil 閾值。

測試樣板的橫截面分析可確認移除效果：原始孔壁會乾淨地終止於目標層，且不會殘留懸掛銅。透過時域反射儀（TDR）進行電氣驗證時，可觀察到背鑽後阻抗不連續由超過 20% 降低至小於 5%。此步驟只會增加少量成本，對高層數板而言通常約增加 5–10%，但對大多數訊號網路而言，能提供接近更昂貴盲孔或埋孔的性能。

導入背鑽過孔的主要優點

改善訊號完整性

背鑽過孔可消除過孔引發反射係數（Γ）的主要來源。在完整 3D 電磁模擬中，0.5 mm 孔樁在 10 GHz 時會產生約 Γ ≈ 0.3–0.4；背鑽後，整個頻寬內可降低至 Γ < 0.05。對 25 Gbps 通道而言，眼圖開口可增加 30–50%，確定性抖動可降至 5 ps 以下。由於過孔不再在單一訊號腳上引入過多電容，差分阻抗也能保持均勻。經由參考平面的回流路徑能保持連續，減少過孔位置的共模轉換與 EMI 輻射。

降低插入損耗與反射

由於移除了孔樁諧振，5–20 GHz 範圍內的插入損耗可改善 1–3 dB。回波損耗曲線會更平坦，S11 可在奈奎斯特頻率前維持低於 -20 dB，而不是惡化到 -8 dB。群延遲變化可降低至 10 ps 以下，這對 5G 波束成形等相位敏感應用非常重要。下表量化了一塊典型 10 層、1.6 mm 厚、0.2 mm 過孔電路板上的改善情況。

表 1：性能比較——過孔孔樁 vs 背鑽過孔（10 Gbps 差分對，10 層板）

提升高頻應用性能

在毫米波前端與相控陣天線中，背鑽過孔可降低輻射損耗，並使相鄰過孔間的耦合降低 6–8 dB。在 28 GHz 及以上頻率下，孔樁會像單極天線一樣工作；移除它即可防止能量洩漏到電源／接地平面形成的腔體中。對 JESD204C 串列鏈路或 112 Gbps PAM4 通道而言，背鑽可在不增加 SerDes 等化的情況下支援更長走線，並使接收端功耗降低 15–20%。

背鑽製程：從設計到製造

背鑽過孔的設計考量

應在 Gerber / ODB++ 檔案中以層標註或製造說明指定背鑽需求，包括目標層、背鑽直徑（至少為原始鑽孔 +0.1 mm），以及最大殘留孔樁長度。未使用層上的 antipad 必須放大 0.1 mm，為較大的背鑽鑽頭提供間隙。除非已明確確認背鑽可行，否則應避免使用 via-in-pad，因為焊料可能滲入背鑽孔。量產前應以 3D 求解器模擬完整通道，包括走線、過孔與背鑽段，確認 S 參數符合需求。JLCPCB 建議將任何功能孔樁長度超過 15 mil 的過孔標記為需要背鑽，以維持阻抗一致性。

先進背鑽設備與技術

JLCPCB 採用最高可達 150,000 RPM 的高速 CNC 鑽孔機，搭配閉迴路伺服控制與雷射干涉測量，實現 ±0.05 mm 的深度精度。此製程會在外層蝕刻後、阻焊前進行，並使用視覺系統對位至 10 µm 以內的基準點。鑽頭採用特殊幾何形狀的硬質合金鑽頭，以降低毛刺；真空抽取與高壓氣流會即時移除切屑。對高密度面板而言，可在同一片板中設定多組不同背鑽深度，以處理不同層數需求。

品質控制與精度保證

每片生產面板都會包含具有代表性背鑽過孔的測試樣板。透過橫截面分析可確認孔樁長度小於 0.15 mm，且無殘留銅。自動光學檢查（AOI）會掃描外露孔壁邊緣，而 TDR 與向量網路分析儀（VNA）會在飛針測試中確認阻抗連續性。JLCPCB 的 ISO 認證製程會追蹤整片面板上的深度公差，並在出貨前剔除任何超規過孔。這種內部控管可確保從原型到量產都有可重複的結果。

背鑽過孔與替代方案比較

背鑽過孔 vs 盲孔與埋孔

盲孔與埋孔可從設計上消除孔樁，但需要順序壓合、額外雷射鑽孔與更高層數，成本會增加 30–100%，交期也會延長。背鑽過孔使用與標準多層板相同的初始鍍通孔製程，使堆疊保持簡單且經濟。對 30 GHz 以下訊號而言，由於殘留孔樁在電氣上很短，其電氣性能幾乎等同盲孔／埋孔。混合策略通常是最佳折衷：長走線使用背鑽，BGA 扇出使用微孔，以取得密度與成本平衡。

什麼時候應該為專案選擇背鑽？

當資料速率超過 5 Gbps，且板厚導致孔樁長度超過 15 mil，或差分偏斜預算小於 5 ps 時，就應考慮使用背鑽。對厚度 1.2 mm 及以上的板子而言，若盲孔會迫使設計改為 HDI 堆疊，背鑽通常是更優先的選項。對成本敏感專案而言，背鑽所增加的成本遠低於額外順序壓合循環。佈局定案前，應務必透過製造商 DFM 報告確認可製造性。

JLCPCB 在背鑽過孔製造方面的專業能力

我們的先進能力與服務

JLCPCB 將背鑽整合到 4–32 層標準多層板製程中，並使用每日校正的精密 CNC 設備來確保深度重複性。即時 DFM 檢查會依照 15 mil 孔樁規則標記需要背鑽的過孔，且完全相容阻抗控制選項。工程師會收到詳細製造說明，確認精確背鑽深度與間隙。

案例研究：JLCPCB 背鑽過孔成功專案

一塊 12 層 25 Gbps 網通板在 48 個關鍵差分過孔上使用背鑽後，眼高提升 40%，並通過 PCIe 5.0 相容性測試。一個毫米波 5G 模組透過背鑽將回波損耗凹陷降低 8 dB，免除了外部等化器需求，並降低 12% BOM 成本。兩個專案都使用 JLCPCB 標準 FR-4 製程搭配背鑽，證明無需改變堆疊即可獲得可重複的性能改善。

為什麼選擇 JLCPCB 作為高速 PCB 合作夥伴

JLCPCB 結合內部鑽孔專業能力、線上阻抗計算器與即時 DFM 回饋，可在生產前提前發現孔樁問題。其文件化指南與高產量經驗能確保每個背鑽過孔符合嚴格公差，使設計者從原型到量產都能更有信心。

背鑽過孔 FAQ

結論

背鑽過孔透過精準移除孔樁，能帶來可量化的訊號完整性提升，讓高速設計在不進行複雜重設計的情況下獲得可靠性能。依循 JLCPCB 的指南——將孔樁控制在 15 mil 以下，並在需要時導入背鑽——設計者即可在要求嚴苛的應用中獲得更低反射、更平坦的損耗曲線與更高設計裕度。