低損耗 PCB：適用於 5G、RF 與高速設計的 Rogers 和 PTFE

訊號每通過 PCB 的一個區段，都會損失少量能量。對大多數消費性電子產品而言，這些損耗並不顯著；但如果電路需要在多 GHz 頻率下運作、應用於雷達系統，或用來建置 5G 網路基礎設施，每英吋多出數 dB 的額外損耗，都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來，市場對低損耗材料的需求大幅成長；面對超過 25 Gbps 的資料速率，以及進入毫米波頻段的 RF 應用，標準 FR4 已難以跟上發展速度。

這些損耗會使訊號振幅衰減、眼圖偏斜，並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言，工程師需要能維持良好訊號保真度的材料。本指南將說明 PCB 的「低損耗」定義、此類別中的主要材料，以及相關設計與製造最佳實務，並介紹 JLCPCB 針對 PTFE 與 Rogers 層壓板所提供的先進 PCB 製造技術，如何協助您實現這些高難度設計。

瞭解低損耗 PCB 及其日益提升的重要性

什麼是低損耗 PCB？它如何運作？

低損耗 PCB 是使用高頻下介電損耗較低的層壓板材料所製成的印刷電路板。從技術角度而言，最重要的特性是極低的耗散因數（Df），亦稱損耗正切（tan δ）。標準 FR4 的 Df 約為 0.017 至 0.025；真正的低損耗材料為 0.004 以下，而 Rogers RT/duroid 5880 等超低損耗層壓板則低於 0.001。

但 Df 為什麼如此重要？電磁波沿著傳輸線傳播時，介電材料會吸收部分能量並將其轉換成熱能，這就是介電損耗；頻率越高、走線越長，損耗就越大。Df 越低，吸收的能量越少，接收器所接收到的原始訊號就越完整。

此外還有另一項原因。低損耗材料在不同頻率與溫度範圍內，通常也具備較低且穩定的 Dk（介電常數）。這項穩定性非常重要，因為 Dk 與高速設計的阻抗控制直接相關。如果 Dk 隨溫度或頻率改變，原本精心設計的 50 Ω 走線就會偏離目標阻抗，造成阻抗不匹配與訊號反射。

為什麼 5G、RF 與高速數位應用不可缺少低損耗 PCB？

電子產業目前正經歷大幅度的頻率提升。5G New Radio 的 FR2 頻段為 24.25 GHz 至 52.6 GHz，汽車雷達系統的工作頻率為 77 GHz，Ka 頻段則涵蓋 26.5 至 40 GHz。在這些頻率下，標準 FR4 每單位長度的插入損耗會變得過高。

以下舉例說明：在 10 GHz 下，標準 FR4（Df 約 0.02）上的 50 Ω 微帶線，每英吋插入損耗可能約為 0.8 至 1.0 dB。若以相同走線幾何結構改用 Rogers RO4003C（Df 約 0.0027），每英吋損耗可降至約 0.3 dB。對 6 英吋長的走線而言，可保留超過 4 dB 的訊號，足以決定鏈路預算是否能夠達標。

低損耗 PCB 材料的主要優勢

大幅降低訊號損耗並提升訊號完整性

低損耗材料最明顯的優勢很簡單：更多傳送訊號能夠到達目的端。這會在整體設計中帶來多項具體改善。

• 降低插入損耗（S21）：較低的插入損耗代表介電吸收所造成的每單位長度訊號衰減更少，有助於讓訊號振幅保持在接收器靈敏度門檻以上。
• 眼圖開口更大：與頻率相關的損耗降低後，符號間干擾（ISI）也會減少，使接收端的眼圖更寬、開口更大。
• 改善回波損耗（S11）：穩定的 Dk 可實現更嚴格的阻抗控制，將反射降至最低，並在整個頻寬內獲得更好的阻抗匹配。
• 降低相位失真：Dk 在不同頻率下保持一致時，訊號的各個頻譜成分可以近似相同的速度傳播，進而維持訊號形狀。
• 降低雜訊底限：介電損耗降低後，基板產生的熱雜訊也會減少，因而提供更佳的訊號雜訊比。

對 RF 與天線應用而言，這些改善會直接提高接收器靈敏度、延長通訊距離並增加資料傳輸量。對數位設計而言，則可減少位元錯誤，並為等化硬體保留更大的運作餘裕。

改善散熱效能與長期可靠度

低損耗材料的優勢不只限於電氣性能。許多高階層壓板都是為 FR4 無法承受的嚴苛環境而設計。

例如，PTFE 基材具有良好的熱穩定性，也可加入陶瓷填料，以調整熱膨脹係數（CTE）來符合需求。Rogers RO4000 系列層壓板採用玻纖布補強的熱固性樹脂系統，Z 軸 CTE 可控制在約 46 ppm/°C，並比一般 FR4 配方更加穩定。

兼顧效能、成本與可製造性

每位工程師都會面臨同一項現實：效能最佳的材料不一定是最合適的選擇。選用低損耗層壓板時，必須在三項相互競爭的因素之間取得平衡；一旦判斷錯誤，就可能讓整個專案偏離方向。

效能與成本：純 PTFE 層壓板的每面板成本可能是標準 FR4 的 5 至 10 倍。Rogers RO4000 系列的價格約為 FR4 的 2 至 4 倍，但其低損耗效能相當出色，可滿足大多數 20 GHz 以下的應用。選擇最特殊昂貴的材料前，請先進行鏈路預算分析，確認設計實際需要的 Df 門檻。

可製造性同樣重要：並非每家電路板製造廠都能處理所有材料。PTFE 質地柔軟且容易變形，需要專用鑽孔參數，例如降低進給速度以避免孔壁塗抹，也需要調整孔壁前處理化學製程並謹慎搬運。相較之下，Rogers RO4000 系列可使用與 FR4 相同的生產線加工，這是一項重要的實務優勢。

混合疊構提供了聰明的折衷方案。許多設計會採用混合材料，只在 RF 或高速訊號走線所在的板層使用低損耗層壓板，電源分配與低速數位層則使用標準 FR4 或中等損耗材料。如此可將成本控制在合理範圍，同時確保關鍵區域的效能不受影響。

以下是依工作頻率選擇材料的一般原則：

設計與製造最佳實務

阻抗控制與傳輸線最佳化

使用低損耗材料進行設計時，阻抗控制與傳輸線最佳化的思考方式，與一般 FR4 設計略有不同。這些材料的優勢是 Dk 公差更嚴格，但前提是必須在疊構與佈線中正確使用。

首先應確定傳輸線拓撲。多數 RF 設計會在外層使用微帶線，以方便元件安裝與調校；內層則使用帶狀線，以獲得更好的屏蔽效果並降低輻射損耗。接地共平面波導（CPWG）也是極佳選擇，尤其適合要求電磁場嚴密侷限的毫米波設計。

設計低損耗阻抗控制系統的主要步驟如下：

預先設定目標阻抗：RF 常見值為 50 Ω 單端阻抗，高速數位電路則常使用 100 Ω 差動阻抗。材料 Dk 會直接影響達成這些目標所需的走線寬度。

採用製造商針對工作頻率提供的 Dk：在 1 MHz 下量測的 Dk 不適用於 10 GHz。請務必使用材料規格表中對應特定頻率的資料。

納入銅箔表面粗糙度：在 5 GHz 以上頻率，銅箔粗糙度是造成損耗的主要因素。應使用低輪廓或極低輪廓（VLP）銅箔，RMS 粗糙度低於 1.5 µm，而不是粗糙度為 3 至 5 µm 的標準電解銅箔。

減少導通孔轉換：每個訊號導通孔都會造成阻抗不匹配與寄生電感。在 10 GHz 以上頻率，請使用背鑽孔或盲孔／埋孔結構，將導通孔殘段長度降至最低。

維持連續的參考平面：高速或 RF 訊號的參考接地平面應避免出現分割或間隙。回流電流受到干擾時，會造成阻抗不連續並增加輻射。

沿傳輸線配置接地縫合孔：對 CPWG 與屏蔽帶狀線設計，應以固定間距配置接地導通孔；間距需小於最高工作頻率波長的 1/20（λ/20），以抑制平行板模態與波導效應。

精密蝕刻與製程一致性

製造低損耗 PCB 所需的製程控制，比一般 FR4 製造更加嚴格。這些材料在鑽孔、蝕刻與壓合過程中的反應不同；若製造商不熟悉這類材料，就可能產生不一致的結果。

1. 鑽孔：PTFE 材料質地柔軟，機械鑽孔時容易發生孔壁塗抹。必須降低主軸轉速與進給速度，並使用幾何形狀經過調整的專用鑽頭。微導通孔則適合使用 CO2 或 UV 雷射鑽孔，因為不會造成機械變形，孔壁也更乾淨。
2. 銅箔附著力：PTFE 本身不容易與銅附著。為了在無電鍍銅步驟中建立可靠接合，材料表面必須經過電漿或萘鈉處理；若未處理，銅箔可能在熱循環期間從基板分層。
3. 蝕刻精度：在毫米波頻率下，即使走線寬度只有 0.5 mil（12.7 µm）的變化，也可能使阻抗改變數 Ω。為了控制整塊面板上的 PCB 阻抗，低損耗 PCB 製造通常需要將蝕刻公差嚴格控制在 0.5 mil 以內。

混合疊構（PTFE 或 Rogers 搭配 FR4 板層）需要使用受控的壓合曲線。不同材料具有不同的流動特性與固化溫度，因此壓合週期必須能配合疊構中的所有材料，避免任何板層過度固化或接合不足。

JLCPCB 的先進低損耗 PCB 製造能力

高階材料合作與高精度生產

JLCPCB 在低損耗 PCB 製造領域，持續投入材料與製程能力。JLCPCB 為工程師提供 RF 與高速領域中最受信賴的兩大材料類別：PTFE 與 Rogers 層壓板。因此，使用者不僅可選擇 Rogers RO4003C、RO4350B 與 PTFE 基層壓板，也能與熟悉各類材料特定加工方式的製造商合作。

無論是需要特殊處理的 PTFE 基板，或是為滿足嚴格阻抗公差而進行精密蝕刻，JLCPCB 的生產線都能因應這些高難度要求。使用者因此可獲得具備低損耗設計所需精度與一致性的製造合作夥伴，而無須承受先進材料 PCB 過去常見的漫長交期與高昂成本。

從原型至量產的可靠擴充能力

低損耗 PCB 專案通常會先製作少量原型進行驗證，接著進行小批量試產，最後再擴大至大量生產。JLCPCB 可支援完整產品生命週期，並在每個階段確保品質。原型測試只需訂購 5 片電路板，也能快速完成交付，讓您在投入較大批量前，先以實體硬體驗證 RF 應用。

準備擴大量產時，原型階段採用的製程控制與材料來源仍可延續至生產階段，確保量產電路板與已完成驗證的原型板保持一致。這種從原型至量產的一致性，對低損耗設計非常重要，因為 RF 效能對製造變異極為敏感。若原型與量產批次之間的蝕刻化學製程或壓合壓力不同，可能造成零點幾 dB 的差異；對鏈路預算緊湊的毫米波系統而言，這已足以產生顯著影響。

低損耗 PCB 常見問題

結論

低損耗 PCB 已不再只是衛星系統與軍用雷達等軍事領域的特殊需求。隨著 5G、汽車雷達、高速網路與 IoT 邊緣運算逐漸成為主流，能在多 GHz 頻率下維持訊號完整性的材料需求也不斷增加。成功實現低損耗設計有三項關鍵：瞭解耗散因數的作用、依工作頻率選擇合適的層壓板，以及與具備相關材料實證製程能力的製造商合作。

低損耗領域的重要結論是：材料選擇與製造執行密不可分。即使使用效能最佳的層壓板，若製造商不熟悉其加工方式，成品效能仍無法達到最佳狀態。JLCPCB 支援 PTFE 與 Rogers 層壓板，並提供 DFM 審查，以及從原型至量產的一致品質，是希望獲得低損耗效能，同時避免傳統高成本與漫長交期之工程師的實用選擇。對於高頻或高速設計，您可以選用 JLCPCB 的高品質材料，瞭解這些方案如何協助您完成下一個專案。