電磁屏蔽與板邊側輻射：高頻高速PCB包邊銅製程及可製造性落地實操
1 分鐘
- 一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化
- 二、生產流程拆解：側邊鍍銅PCB加工流程與裁切風險
- 三、可製造設計規格：大量生產側邊鍍銅PCB硬性設計要求
- 四、研發階段側邊金屬化製程自查清單
- 總結：依靠三維屏蔽邊界保障整機電路穩定
普通低速設備、常規工業電路板，板材四周只是簡單裁切出來的裸邊，露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段，或是軍工、車載產品要通過嚴苛EMC輻射測試時，這塊不起眼的裸露板邊，就會變成輻射電磁幹擾的縫隙天線，向外部持續洩漏電磁雜波。
想要把外洩的電磁能量約束在多層板內部，同時搭建低阻抗的整機共地平面，PCB側邊鍍銅（Edge Plating）工藝，現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁，不只是單純的結構補強，更是把電磁場邊界理論落地到三維電路板上的實用手段。
一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化
想搞懂PCB側邊鍍銅的必要性，先理清多層板內部電磁場分佈規律。高速多層電路板裡，電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時，電磁波會在電源層和地層之間來回反射震盪。
結合電磁場邊界條件分析：電磁波傳導到電路板物理邊緣時，FR-4板材介電常數約4.4，外部空氣介電常數僅1，兩者阻抗差異龐大。大部分電磁波會反射回板內，但仍有一部分電磁場會順著板材側邊向外洩漏，業界俗稱「板邊側輻射問題」。
過去硬體工程師常用20H規則改善這個問題，也就是電源層相較地層向內縮排20倍板材介質厚度，以此收攏邊緣電磁場。但這套方案有明顯短板：頻率超過1GHz後，對高頻諧振幹擾的抑制效果會大幅下滑，滿足不了毫米波、超高速電路的屏蔽需求。
而側邊整體鍍銅可以從根源解決問題：環繞整塊板子的電鍍銅壁，能把頂層、內層、底層所有主地層在厚度方向全部連通等效短接。相當於在電路板外圍搭建一圈簡易法拉第屏蔽籠，向外擴散的電磁波接觸高導電銅壁後幾乎全部反射回板材內部，再透過完整地平面消耗掉多餘電磁能量，大幅降低板邊向外輻射的干擾強度。
二、生產流程拆解：側邊鍍銅PCB加工流程與裁切風險
從PCB廠生產角度來說，側邊全包銅的加工難度，遠高於常規通孔電鍍。普通通孔被基材完整包裹，加工時受力均勻；但側邊電鍍銅層完全暴露在外，後續成型銑邊時，刀具切削產生的衝擊力很容易損傷側邊銅皮，對工廠製程管控要求極高。
側邊包銅完整生產步驟
PCB工廠需調整常規開料、鑽孔工序順序，事先加工外形槽，再做沉銅電鍍，整套流程分為四個步驟：
1) 預銑邊框槽：多層板完成內層線路、黑化壓合後，數控銑床會在整拼板上，沿著單板成品輪廓銑出貫穿板厚的長條開槽，這一步是側邊鍍銅的基礎。
2) 去毛邊+化學沉銅：銑完開槽的整板送入沈銅產線，化學銅藥液會同時浸潤通孔和側邊開槽的垂直壁面，在裸露玻璃基材表面沉積一層薄導電銅層。
3) 整板圖形加厚電鍍：通大電流加厚銅層，把側邊銅厚做到20~35微米，和常規1盎司外層銅厚標準一致，保證側邊銅層有足夠強度和導電能力。
4) 最終成型銑邊：這是最容易出現不良的工序。完成綠油、表面處理後，銑刀沿著開槽外側裁切出成品外形。如果銑刀轉速、走刀方向、刀具齒型匹配不當，切削產生的側向拉力會直接撕裂側邊電鍍銅，出現銅皮起皮、側邊起泡報廢問題。
三、可製造設計規格：大量生產側邊鍍銅PCB硬性設計要求
如果Layout設計不遵循側邊包銅DFM規則，圖面提交給PCB廠後很可能直接打回修改；就算勉強投產，也容易大批量出現側邊銅剝離不良。硬體佈線階段，必須嚴格遵守以下設計限制：
1. 表層包邊銅箔預留搭接寬度
只靠側邊銅層和板材側壁的附著力很容易脫落，因此頂層、底層靠近板邊位置，必須設計一圈連續銅皮和側邊鍍銅連在一起，行業叫搭接銅皮。
- 尺寸要求：表層搭接銅皮從成品板邊往內預留寬度，最小不能低於0.4毫米；
- 作用：上下兩層銅皮像卡扣一樣夾住板材側邊，給垂直銅壁提供物理固定力，避免銑邊、整機裝配時側邊銅層脫落。
2. 內層非接地銅層必須向內避讓
這是決定板子能否正常生產的關鍵規則。側邊鍍銅後整圈側邊都是接地導體，所有電源銅箔、訊號線路等非接地內層銅皮，都要遠離板邊。
- 避讓標準：內層訊號、電源銅箔距離成品板邊最小間距≥0.8毫米，實際設計建議直接留1毫米餘裕；
- 規避風險：PCB銑開槽存在±0.1毫米加工公差，若內層銅箔離板邊太近，銑刀會直接切到內層電源銅；後續沈銅電鍍時，側邊接地銅壁會和內層電源短路，整批電路板直接報廢。
3. 阻焊綠油避讓規範
側邊包銅區域大多需要和機殼貼合接地，或裝配時會受到夾具摩擦，因此頂層、底層的包邊搭接銅皮不能蓋綠油，需要完全開窗露出銅面。
- 設計要求：阻焊油墨邊緣相比搭接銅皮內側，至少向內縮排0.15毫米；
- 目的：防止絲網印刷綠油時，油墨順著毛細作用爬到板材垂直側壁，造成側邊導電層導電不均勻、接地接觸不良。
四、研發階段側邊金屬化製程自查清單
想要同時確保電路板EMC屏蔽效果與穩定量產良率，硬體研發在前期設計階段，要依產品使用場景明確側邊鍍銅加工要求，逐項核對製程要點：
| 產品硬體規格與應用環境 | 推薦邊緣拓撲 (Topology) | 表面處理適配 (Surface Finish) | 關鍵 DFM 製造限制 (Process Control) |
| 高階 5G 毫米波射頻前端模組 | 360° 全邊界連續包銅 | 電鍍硬金 / 化學鎳金 (ENIG)：封死側面，防止高濕環境氧化干擾射頻。 | 外層錨定銅環 ≥0.5mm，內層訊號退讓 ≥1.0mm。 |
| 資料中心高層次背板 (24層+) | 分段式邊緣包銅 (Segmented) | OSP / 沉錫：維持高頻傳輸阻抗的極致平滑度。 | 必須指定二次成型專用抗毛刺銑刀，防止厚板剪切力撕裂銅箔。 |
| 軍工級高剛性抗震無人機飛控板 | 邊緣包銅 ＋ 散熱安裝邊 | 電鍍硬金 (30u" 以上)：承受加固機箱導軌反覆高應力摩擦。 | 禁止 V-Cut 切割，全面採用 CNC 銑槽成型，確保側面無微裂痕。 |
總結：依靠三維屏蔽邊界保障整機電路穩定
如今高速數位電路、高頻微波硬體大量普及，電路板邊緣不再只是單純的機械裁切邊界，更是控制電磁幹擾的第一道屏障。
成熟的五金開發流程，不會把側邊鍍銅的製程細節全部交給PCB工廠隨意處理。從方案設計初期，就要把側邊金屬化當成一套完整屏蔽結構來規劃，佈線階段嚴格落實表層搭接銅、內層銅箔避讓等硬性設計規則，搭配耐磨可靠的表面處理工藝。才能讓電路板在高頻訊號長時間工作、高低溫、震動等嚴苛環境下，訊號傳輸穩定，同時確保大量生產不會出現批量不良。
持續學習
高效能 PCB 的 RF 電路設計指南
重點摘要 傳輸線效應：走線長度超過波長的十分之一時，必須嚴格控制 50 Ω 阻抗，以避免訊號反射。 保持回流路徑連續：走線正下方的接地平面必須完整連續，才能避免嚴重的電磁干擾（EMI）。 審慎選擇層壓板材：一般 2.4 GHz 應用可使用 FR-4；更高頻率則應升級採用 Rogers 或 PTFE 材料。 嚴格控制製造公差：導通孔電感及介電質變化都會影響阻抗，因此必須嚴格規範疊層結構。 當 PCB 走線不再像導線般運作時，RF 電路設計便由此開始。頻率超過數百 MHz 後，銅箔本身便具有阻抗、損耗及輻射特性。它成為需要設計的元件，而不再只是簡單繪製的連接線。原因在於波長。2.4 GHz Wi-Fi 訊號沿著 FR-4 微帶線傳播時，波長約為 70 mm，因此短短幾毫米的饋線已涵蓋相當比例的訊號週期。走線兩端的電壓不再相同。 圖 1：具有屏蔽無線電、50 Ω 饋線及導通孔圍欄的 RF PCB 每當走線寬度改變、出現導通孔或接地間隙時，部分訊號便會反射回訊號源。這就是為什麼使用相同原理圖製作的兩塊電路板，實際表現可能截然不同。本指南將介紹 RF 電路與傳統電路的差異，以及如何讓 RF PCB 維持可預......
SMA 連接器在 RF PCB 設計中的運作原理
重點摘要 聚焦訊號轉接處：訊號損耗發生在同軸結構轉換為平面走線的位置，而不是 SMA 連接器本體內部。 清除焊盤下方接地銅層：移除訊號轉接焊盤下方的接地平面，以控制電容並維持 50 歐姆阻抗。 接地導通孔應靠近連接器：將接地導通孔放在連接器接地腳旁，縮短回流路徑。 考慮製造公差：走線蝕刻及電路板厚度會直接改變轉接處的阻抗。 小心操作：連接時使用扭力扳手，頻率高於 6 GHz 時則應改用高頻板材。 SMA 連接器是一種具有螺紋的 50 歐姆同軸連接器，其本體很少是 RF PCB 的薄弱環節。真正決定效能的，通常是中心針腳接入電路板的短短幾毫米。在連接器內部，訊號以均勻環繞中心針腳的電磁場形式傳播；進入電路板後，電磁場必須轉變為接地平面上方的平面走線模式。每一次幾何形狀變化都會改變阻抗，因此部分訊號會產生反射。 圖 1：RF PCB 上的板邊式 SMA 連接器 針腳下方的焊盤比走線寬，因此會形成一個小電容。100 MHz 的訊號幾乎不受影響，但 6 GHz 的訊號則不然。本指南將說明 SMA 連接器的結構及其在 RF 系統中的功能，接著探討訊號轉接設計、接地導通孔、封裝焊盤、製造公差，以及 SMA 連......
ESP32 BLE 指南：選擇合適晶片並設計 PCB
重點摘要 ESP32 支援 BLE：大多數 ESP32 晶片都支援藍牙低功耗（BLE），但 ESP32-S2 只支援 Wi-Fi，而 ESP32-P4 沒有內置無線電。原始 ESP32 另外支援藍牙經典，新款型號則提供 Bluetooth 5 功能。 Wi-Fi 與 BLE 共存：Wi-Fi 和 BLE 共用同一個 2.4 GHz 無線電，並以交替方式使用。大量 Wi-Fi 活動可能降低 BLE 吞吐量或中斷掃描，因此兩項功能需要一起測試。 功耗：在保持 BLE 連接的輕睡眠期間，32.768 kHz 外部晶體可以大幅降低功耗。 天線位置：將 ESP32 模組的 PCB 天線放在電路板邊緣附近，最好讓天線伸出板邊。在指定天線禁佈區內避免放置銅箔、走線和元件，以免降低無線通訊距離。 大多數 ESP32 晶片都支援藍牙低功耗（BLE），ESP32-S2 和 ESP32-P4 是例外。 選擇哪一款晶片，取決於專案的藍牙要求。原始 ESP32 支援藍牙經典，而 ESP32-S3、ESP32-C 系列和 ESP32-H2 等新款型號則提供 Bluetooth 5 功能。如果需要透過編碼 PHY 實現更長通訊......
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......