電磁屏蔽與板邊側輻射：高頻高速PCB包邊銅製程及可製造性落地實操
1 分鐘
- 一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化
- 二、生產流程拆解：側邊鍍銅PCB加工流程與裁切風險
- 三、可製造設計規格：大量生產側邊鍍銅PCB硬性設計要求
- 四、研發階段側邊金屬化製程自查清單
- 總結：依靠三維屏蔽邊界保障整機電路穩定
普通低速設備、常規工業電路板，板材四周只是簡單裁切出來的裸邊，露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段，或是軍工、車載產品要通過嚴苛EMC輻射測試時，這塊不起眼的裸露板邊，就會變成輻射電磁幹擾的縫隙天線，向外部持續洩漏電磁雜波。
想要把外洩的電磁能量約束在多層板內部，同時搭建低阻抗的整機共地平面，PCB側邊鍍銅（Edge Plating）工藝，現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁，不只是單純的結構補強，更是把電磁場邊界理論落地到三維電路板上的實用手段。
一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化
想搞懂PCB側邊鍍銅的必要性，先理清多層板內部電磁場分佈規律。高速多層電路板裡，電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時，電磁波會在電源層和地層之間來回反射震盪。
結合電磁場邊界條件分析：電磁波傳導到電路板物理邊緣時，FR-4板材介電常數約4.4，外部空氣介電常數僅1，兩者阻抗差異龐大。大部分電磁波會反射回板內，但仍有一部分電磁場會順著板材側邊向外洩漏，業界俗稱「板邊側輻射問題」。
過去硬體工程師常用20H規則改善這個問題，也就是電源層相較地層向內縮排20倍板材介質厚度，以此收攏邊緣電磁場。但這套方案有明顯短板：頻率超過1GHz後，對高頻諧振幹擾的抑制效果會大幅下滑，滿足不了毫米波、超高速電路的屏蔽需求。
而側邊整體鍍銅可以從根源解決問題：環繞整塊板子的電鍍銅壁，能把頂層、內層、底層所有主地層在厚度方向全部連通等效短接。相當於在電路板外圍搭建一圈簡易法拉第屏蔽籠，向外擴散的電磁波接觸高導電銅壁後幾乎全部反射回板材內部，再透過完整地平面消耗掉多餘電磁能量，大幅降低板邊向外輻射的干擾強度。
二、生產流程拆解：側邊鍍銅PCB加工流程與裁切風險
從PCB廠生產角度來說，側邊全包銅的加工難度，遠高於常規通孔電鍍。普通通孔被基材完整包裹，加工時受力均勻；但側邊電鍍銅層完全暴露在外，後續成型銑邊時，刀具切削產生的衝擊力很容易損傷側邊銅皮，對工廠製程管控要求極高。
側邊包銅完整生產步驟
PCB工廠需調整常規開料、鑽孔工序順序，事先加工外形槽，再做沉銅電鍍，整套流程分為四個步驟：
1) 預銑邊框槽：多層板完成內層線路、黑化壓合後，數控銑床會在整拼板上，沿著單板成品輪廓銑出貫穿板厚的長條開槽，這一步是側邊鍍銅的基礎。
2) 去毛邊+化學沉銅：銑完開槽的整板送入沈銅產線，化學銅藥液會同時浸潤通孔和側邊開槽的垂直壁面，在裸露玻璃基材表面沉積一層薄導電銅層。
3) 整板圖形加厚電鍍：通大電流加厚銅層，把側邊銅厚做到20~35微米，和常規1盎司外層銅厚標準一致，保證側邊銅層有足夠強度和導電能力。
4) 最終成型銑邊：這是最容易出現不良的工序。完成綠油、表面處理後，銑刀沿著開槽外側裁切出成品外形。如果銑刀轉速、走刀方向、刀具齒型匹配不當，切削產生的側向拉力會直接撕裂側邊電鍍銅，出現銅皮起皮、側邊起泡報廢問題。
三、可製造設計規格：大量生產側邊鍍銅PCB硬性設計要求
如果Layout設計不遵循側邊包銅DFM規則，圖面提交給PCB廠後很可能直接打回修改；就算勉強投產，也容易大批量出現側邊銅剝離不良。硬體佈線階段，必須嚴格遵守以下設計限制：
1. 表層包邊銅箔預留搭接寬度
只靠側邊銅層和板材側壁的附著力很容易脫落，因此頂層、底層靠近板邊位置，必須設計一圈連續銅皮和側邊鍍銅連在一起，行業叫搭接銅皮。
- 尺寸要求：表層搭接銅皮從成品板邊往內預留寬度，最小不能低於0.4毫米；
- 作用：上下兩層銅皮像卡扣一樣夾住板材側邊，給垂直銅壁提供物理固定力，避免銑邊、整機裝配時側邊銅層脫落。
2. 內層非接地銅層必須向內避讓
這是決定板子能否正常生產的關鍵規則。側邊鍍銅後整圈側邊都是接地導體，所有電源銅箔、訊號線路等非接地內層銅皮，都要遠離板邊。
- 避讓標準：內層訊號、電源銅箔距離成品板邊最小間距≥0.8毫米，實際設計建議直接留1毫米餘裕；
- 規避風險：PCB銑開槽存在±0.1毫米加工公差，若內層銅箔離板邊太近，銑刀會直接切到內層電源銅；後續沈銅電鍍時，側邊接地銅壁會和內層電源短路，整批電路板直接報廢。
3. 阻焊綠油避讓規範
側邊包銅區域大多需要和機殼貼合接地，或裝配時會受到夾具摩擦，因此頂層、底層的包邊搭接銅皮不能蓋綠油，需要完全開窗露出銅面。
- 設計要求：阻焊油墨邊緣相比搭接銅皮內側，至少向內縮排0.15毫米；
- 目的：防止絲網印刷綠油時，油墨順著毛細作用爬到板材垂直側壁，造成側邊導電層導電不均勻、接地接觸不良。
四、研發階段側邊金屬化製程自查清單
想要同時確保電路板EMC屏蔽效果與穩定量產良率，硬體研發在前期設計階段，要依產品使用場景明確側邊鍍銅加工要求，逐項核對製程要點：
| 產品硬體規格與應用環境 | 推薦邊緣拓撲 (Topology) | 表面處理適配 (Surface Finish) | 關鍵 DFM 製造限制 (Process Control) |
| 高階 5G 毫米波射頻前端模組 | 360° 全邊界連續包銅 | 電鍍硬金 / 化學鎳金 (ENIG)：封死側面，防止高濕環境氧化干擾射頻。 | 外層錨定銅環 ≥0.5mm，內層訊號退讓 ≥1.0mm。 |
| 資料中心高層次背板 (24層+) | 分段式邊緣包銅 (Segmented) | OSP / 沉錫：維持高頻傳輸阻抗的極致平滑度。 | 必須指定二次成型專用抗毛刺銑刀，防止厚板剪切力撕裂銅箔。 |
| 軍工級高剛性抗震無人機飛控板 | 邊緣包銅 ＋ 散熱安裝邊 | 電鍍硬金 (30u" 以上)：承受加固機箱導軌反覆高應力摩擦。 | 禁止 V-Cut 切割，全面採用 CNC 銑槽成型，確保側面無微裂痕。 |
總結：依靠三維屏蔽邊界保障整機電路穩定
如今高速數位電路、高頻微波硬體大量普及，電路板邊緣不再只是單純的機械裁切邊界，更是控制電磁幹擾的第一道屏障。
成熟的五金開發流程，不會把側邊鍍銅的製程細節全部交給PCB工廠隨意處理。從方案設計初期，就要把側邊金屬化當成一套完整屏蔽結構來規劃，佈線階段嚴格落實表層搭接銅、內層銅箔避讓等硬性設計規則，搭配耐磨可靠的表面處理工藝。才能讓電路板在高頻訊號長時間工作、高低溫、震動等嚴苛環境下，訊號傳輸穩定，同時確保大量生產不會出現批量不良。
持續學習
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗，是確保高速 PCB 可靠運作的關鍵。選用損耗因數（Df）較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔，並運用精密製造技術，可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口，並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道，實際量測時卻發現接收端訊號與發射端相差甚遠？這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一，若未納入考量，資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失，通常以 S 參數表示，單位為分貝（dB）；正向傳輸使用 S21，反向傳輸則使用 S12。插入損耗最簡單的公式為： 插入損耗（dB）＝10 log10（Pout／Pin） 其中 Pout 是傳送至負載的功率，Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加，依此公式計算的傳輸值必定為負值。－3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時，接收端的訊號振幅......
低損耗 PCB：適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB，可大幅降低多 GHz 頻率下的介電損耗，進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計；與標準 FR4 相比，插入損耗明顯較低、阻抗更加穩定，散熱效能也更出色。選擇合適的低損耗層壓板，並與 JLCPCB 等經驗豐富的製造商合作，工程師便能從原型製作至大量生產，持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段，都會損失少量能量。對大多數消費性電子產品而言，這些損耗並不顯著；但如果電路需要在多 GHz 頻率下運作、應用於雷達系統，或用來建置 5G 網路基礎設施，每英吋多出數 dB 的額外損耗，都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來，市場對低損耗材料的需求大幅成長；面對超過 25 Gbps 的資料速率，以及進入毫米波頻段的 RF 應用，標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜，並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言，工程師需要能維持良好訊號保真度的材料。本指南將說明......
電磁屏蔽與板邊側輻射：高頻高速PCB包邊銅製程及可製造性落地實操
普通低速設備、常規工業電路板，板材四周只是簡單裁切出來的裸邊，露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段，或是軍工、車載產品要通過嚴苛EMC輻射測試時，這塊不起眼的裸露板邊，就會變成輻射電磁幹擾的縫隙天線，向外部持續洩漏電磁雜波。 想要把外洩的電磁能量約束在多層板內部，同時搭建低阻抗的整機共地平面，PCB側邊鍍銅（Edge Plating）工藝，現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁，不只是單純的結構補強，更是把電磁場邊界理論落地到三維電路板上的實用手段。 一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化 想搞懂PCB側邊鍍銅的必要性，先理清多層板內部電磁場分佈規律。高速多層電路板裡，電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時，電磁波會在電源層和地層之間來回反射震盪。 結合電磁場邊界條件分析：電磁波傳導到電路板物理邊緣時，FR-4板材介電常數約4.4，外部空氣介電常數僅1，兩者阻抗差異龐大。大部分電磁波會反射回板內，但仍有一部分電磁場會順著板材側邊向外洩......
幾何公差下的製造邏輯：PCB厚度選型與高速阻抗控制
在訊號邊緣速率進入皮秒級、硬體結構不斷輕薄化的當下，硬體架構師不能再將板厚視為圖紙上固定的靜態數值，而必須將其當作帶有分佈參數的動態物理變數，納入整體訊號完整性設計考量。 一、板厚規格的產業演變與場景分化 1. 1.6mm標準厚度的產業慣性 印刷電路板產業發展初期，基材多採用酚醛樹脂紙質層壓板（電木板），這類材料最早廣泛用於工業設備的絕緣墊片與配電盤，當時市場供應最穩定的公稱厚度即為1/16英吋。後續環氧樹脂玻纖基材（FR-4）成為產業主流，下游的自動化傳送軌道、板邊連接器卡槽、波峰焊夾具乃至元件引腳長度，都已圍繞1.6mm厚度形成了成熟的產業鏈配套體系，這一規格也因此沿用至今。 2．多層板時代的厚度分化趨勢 隨著硬體架構從雙面板發展到8層、12層甚至24層以上的高階多層板，固守單一板厚規格已無法滿足設計需求。為在有限的垂直空間內佈置更多訊號層與電源參考平面，板厚選型開始根據應用場景出現明顯分化： 消費性通訊終端：為配合外殼結構與Type-C等標準連接器介面，大多維持1.6mm或1.2mm的常規厚度 高速運算背板：需厚銅箔承載大電流、厚介質層拉開層間距，總厚度通常達2.0mm、2.4mm甚至3.2......
馴服吉赫茲級訊號：高頻電路板選材與射頻設計DFM核心準則
隨著5G-Advanced、Wi-Fi 7與車載77GHz/79GHz毫米波雷達陸續進入大規模商用，電子硬體的工作頻率已全面步入吉赫茲乃至微波頻段。在這類高頻傳輸場景下，消費電子常用的FR-4基材，會因為介質損耗偏高、介電常數穩定性不足，成為訊號衰減的主要來源。 對射頻工程師來說，高頻PCB設計早已脫離傳統「走線導通即可」的基本要求，每一段走線本質上都是帶有分佈參數的電磁波導結構。要讓訊號穿過複雜的封裝結構與過孔後，仍維持良好的眼圖與訊號完整性，從基材本身的物理特性到板上佈局的幾何細節，每一環節都不能馬虎。 一、高頻訊號在傳輸線中的傳播特性與設計挑戰 談具體製程與設計規範前，得先建立高頻電磁波在電路板介質中傳遞的物理模型。當訊號頻率突破1GHz後，傳輸線的總衰減量（Total Attenuation, α）主要由兩種機制決定： 其中αc為導體損耗，αd為介質損耗。 1. 趨膚效應帶來的導體損耗 高頻交流環境下，導線內的電流不會均勻分佈在整個導體截面，而是會集中在導體表面極薄的一層；頻率越高，這個趨膚深度就越淺。 這時候銅箔的表面粗糙度就會對訊號產生顯著影響。一旦銅箔表面的微觀起伏幅度超過趨膚深度，......
背鑽導孔：提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁，將殘留孔樁縮短至 0.15 mm（6 mil）以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖，同時仍可保留簡單堆疊結構，成本也遠低於盲孔／埋孔。對任何孔樁長度超過 15 mil（0.381 mm）的設計，尤其是板厚超過 1.2 mm 的電路板，都應考慮使用背鑽，以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中，過孔孔樁會產生阻抗不連續，並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後，以機械方式移除未使用的銅質孔壁，只保留真正需要的電氣導通路徑，從而解決這個問題。這項製程可恢復傳輸線連續性，而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔，以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時，未使用的部分——也就是孔樁......