掌握 PCB 封裝焊墊設計：最佳實務指南

最初發布於 Jul 15, 2026, 更新於 Jul 15, 2026

2 分鐘

重點摘要

PCB 封裝焊墊圖案（land pattern）會將元件資料表中的尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印及間距區域，確保銲接與組裝可靠。
銲墊尺寸、間距及各層設計應遵循 IPC-7351 標準與製造商的可製造性設計（DFM）規則，以減少錫橋、立碑及銲點裂紋等缺陷。
應依電氣需求、散熱表現、組裝方式及生產數量，在穿孔式（THT）與表面黏著（SMT）封裝焊墊之間作出選擇。
正確的銲墊尺寸、防焊橋（最小 0.1 mm）及錫膏鋼板開孔設計，可避免組裝缺陷並提高一次通過良率。
JLCPCB 提供一站式精密製造與組裝服務，具備嚴格的 ±0.1 mm 公差、經驗證的元件資料庫及免費 DFM 分析工具。

什麼是 PCB 封裝焊墊圖案？為什麼如此重要？

PCB 封裝焊墊圖案又稱 land pattern，是將電子元件連接至印刷電路板的實體配置。它會把元件資料表中的機械尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印標記及間距區域，讓元件能夠可靠地銲接及組裝。

準確的 PCB 封裝焊墊圖案是電子產品成功製造的基礎。即使銲墊尺寸、間距或對位只有些微偏差，也可能造成錫橋、銲角不足、立碑等缺陷，或導致銲點在熱循環下產生裂紋等長期可靠度問題。在大量生產時，封裝焊墊圖案所引發的問題會直接影響良率、成本及產品上市時程。

工程師若在設計初期投入時間正確建立 PCB 封裝焊墊圖案，便能減少改版次數，並在與專業製造商合作時提高首次製作成功率。

定義與核心組成

EasyEDA 或 KiCad 等 EDA 工具中的完整 PCB 封裝焊墊圖案，包含多個彼此對應的設計層：

銅箔銲墊：主要的可銲接區域，尺寸依元件引腳或端電極決定。
防焊開窗：尺寸略大於銲墊。JLCPCB 通常每側外擴 0.05 mm，以容納對位公差並維持防焊橋的完整性。
錫膏層：定義鋼板開孔；開孔面積通常會比銲墊略小，以控制錫膏量。
絲印：包含元件外框、參考標號、極性及第 1 腳標記。
元件間距邊界（courtyard）：保留元件放置及檢驗所需機械間距的禁佈區。

這些元素必須彼此配合。例如，JLCPCB 的標準防焊製程採用液態感光成像（LPI）防焊油墨，相鄰銲墊之間的最小防焊橋為 0.1 mm。若銲墊設計得太近，便會超出此製程限制，並增加防焊缺陷或短路的風險。

準確的封裝焊墊圖案如何決定 PCB 性能與可靠度

精確的 PCB 封裝焊墊圖案可確保銲角正確成形，包括趾端、跟部及側面銲角，並兼顧機械強度與電氣性能。在高速或功率電路中，封裝焊墊幾何形狀還會影響寄生電感、電容及散熱。

業界經驗顯示，封裝焊墊圖案不準確是組裝缺陷的重要成因。遵循 IPC-7351 等標準，可根據元件公差與密度等級（最小、標稱及最大）統一計算銲墊尺寸。

JLCPCB 的整體尺寸公差為 ±0.1 mm；為容納鑽孔偏移及電鍍需求，可靠的導通孔與孔洞通常需要 0.15 mm 或更大的最小孔環。孔環不足可能造成破環及斷路，尤其是在機械應力或熱膨脹作用下。

PCB 封裝焊墊圖案的主要類型與選擇指南

穿孔式（THT）封裝焊墊

THT 封裝焊墊由鑽孔及周圍的孔環銲墊組成，適合連接器、大型功率元件，以及需要牢固機械固定的零件。

主要參數包括孔徑（通常比引腳大 0.1～0.3 mm）、銲墊直徑（需提供足夠孔環），以及連接平面層的熱隔離輻條。JLCPCB 支援約 0.2 mm 的最小鑽孔尺寸；為確保電鍍可靠度與結構強度，建議依應用保留 0.15～0.3 mm 的孔環。

正確的 THT 設計可防止波銲或手工銲接時出現孔內填錫不足或銲墊剝離。熱隔離設計則必須在銲接時的熱傳導與電源平面的電氣性能之間取得平衡。

表面黏著（SMT）封裝焊墊：QFN、BGA、鷗翼型及其他類型

現代高密度設計大多採用 SMT 封裝焊墊。

鷗翼型封裝（SOIC、QFP、TSSOP）具有向外延伸的引腳，可形成清楚可見的跟部及趾端銲角，也較容易檢驗與重工。
QFN 與 DFN採用底部端電極及外露中央散熱銲墊，因此需要分割式錫膏開孔及散熱導通孔，以減少空洞。
BGA 與 LGA需要精準的錫球銲墊尺寸、銲墊內導通孔（via-in-pad）方案，以及嚴謹的離板高度控制。

JLCPCB 支援銲墊內導通孔等進階功能；在較高層數的電路板上，可採用填孔及蓋孔製程，以便在這些封裝下方進行更高密度的繞線。

為應用選擇合適的封裝焊墊圖案

選擇時必須平衡電氣需求、散熱表現、組裝方式及生產數量。製作原型時，應優先採用較大銲墊等便於手工銲接的配置；進行大量自動化生產時，則應遵循 IPC-7351 指引及製造商的DFM 規則，擴大 SMT 製程容許範圍。

應以元件資料表建議的 land pattern 為起點，再依密度需求及 JLCPCB 製程能力進行調整，例如最小 0.1 mm 防焊橋與 ±0.1 mm 公差。定稿前，也應考量檢驗空間、重工便利性及訊號完整性需求。

PCB 封裝焊墊圖案設計最佳實務

IPC 標準與關鍵設計參數

IPC-7351 是 land pattern 設計的主要參考標準。它提供銲墊寬度（X）、間隙（G）及總長度（Z）的計算方式，並將元件公差、目標銲角及元件放置精度納入考量。

工程師應依最新資料表驗證元件庫內容，不可直接信任預設值。請交叉檢查第 1 腳方向、極性及 3D 本體模型，以防止組裝錯誤。

銲墊尺寸、間距、防焊與錫膏設計規則

最佳銲墊尺寸應提供足以形成牢固銲點的錫量，同時避免錫橋。對於細間距元件，必須保留足夠間隙，以符合 JLCPCB 最小 0.1 mm 防焊橋的要求。

	銲墊寬度（mm）	銲墊長度（mm）	最小防焊橋	錫膏開孔縮減比例
0402 電阻／電容	0.50～0.60	0.55～0.70	0.1 mm	80～90%
0.5 mm 間距 QFN	0.25～0.30	0.60～0.80	0.1 mm	60～70%（分割式）
SOIC-8 鷗翼型	0.60～0.65	1.80～2.00	0.1 mm	標準
0.5 mm 間距 QFP	0.24～0.28	1.50～1.70	0.1 mm	5～10%

表 1：符合 IPC 與 JLCPCB 製程能力的典型 SMT 封裝焊墊參數

常見設計錯誤及預防方式

常見封裝焊墊錯誤

封裝焊墊圖案鏡像，導致元件方向錯誤
接腳編號錯誤，尤其是採用底視圖的封裝
元件間距邊界不足，造成貼裝干涉
錫膏層與防焊層不符，造成銲接缺陷

預防方式包括：使用經驗證的元件庫（例如 LCSC／JLCPCB 元件庫）、啟用 3D 檢視、依製造商規則執行完整的設計規則檢查（DRC），並在下單前使用 JLCPCB 免費的 JLCDFM 工具。請再次確認資料表中的機械尺寸圖；對於關鍵封裝，也可按 1:1 比例列印進行實體核對。

PCB 封裝焊墊圖案的可製造性設計（DFM）

封裝焊墊設計對組裝良率與成本的影響

良好的 PCB 封裝焊墊設計可直接提高一次通過良率並降低整體專案成本。未經最佳化的銲墊容易增加錫橋或錫量不足等缺陷，進而提高重工與報廢比例。

標準化且符合製造商能力的封裝焊墊圖案，可縮短工程時間，並提高自動化 SMT 產線的利用效率。

細間距、高密度與散熱管理挑戰

細間距元件（0.4～0.5 mm）的誤差容許範圍非常有限。鋼板開孔應維持適當的面積比，並在連接銅平面的外露銲墊下方使用散熱導通孔，例如 QFN 中央銲墊。JLCPCB 支援銲墊內導通孔技術，可在管理高密度佈局散熱的同時釋放繞線空間。

透過正確的封裝焊墊佈局確保訊號完整性

對稱配置銲墊，並使用較短且等長的走線，有助於高速訊號及差動對維持訊號完整性。在封裝焊墊周圍使用接地導通孔縫合，可降低電磁干擾（EMI）並提供低電感回流路徑。請避免不必要的殘段，並考量從銲墊到走線的阻抗連續性。

從設計到量產：精密封裝焊墊圖案的專業製造

複雜封裝焊墊的進階製造能力

專業 PCB 製造商運用高精度製程，將數位 PCB 封裝焊墊設計轉換成實體電路板，並處理細間距、高密度及多層板需求。JLCPCB 最高支援 32 層，整體尺寸公差可控制在 ±0.1 mm，因此能在 HDI 設計中製作複雜的封裝焊墊。

控制阻抗（±10%）與進階導通孔等製程能力，讓工程師能實作高密度 BGA 與 QFN 佈局，而不必犧牲繞線空間或訊號表現。這些製造能力可確保細小銲墊與散熱結構等複雜 PCB 封裝焊墊幾何圖形，從 Gerber 檔案準確轉換至成品電路板。

精密製程：蝕刻、電鍍與防焊對位

製造流程首先透過精密蝕刻，在嚴格公差內形成銅箔銲墊，接著進行電鍍，以確保導電可靠度及孔環強度。JLCPCB 讓導通孔及孔洞維持約 0.15 mm 的最小孔環，即使出現鑽孔對位偏差，也能避免破環。

防焊塗佈同樣重要。JLCPCB 採用 LPI 防焊油墨，每側使用標準 0.05～0.1 mm 外擴量，並支援銲墊之間最小 0.1 mm 的防焊橋。曝光及顯影時的精準對位，可防止防焊油墨侵入銲墊，或因防焊橋不足而造成錫短路。這些受控製程可讓銲墊幾何形狀及間距等 PCB 封裝特徵，在不同生產批次中維持一致。

卓越 SMT 組裝：鋼板與元件放置精度

SMT 組裝品質高度取決於鋼板精度及元件放置精度。JLCPCB 採用雷射切割不鏽鋼鋼板，定位精度可達 ±0.003 mm，並可選用奈米塗層，以改善錫膏脫模並減少錫橋。鋼板厚度通常為 0.1～0.12 mm；開孔設計則會根據 PCB 封裝焊墊的錫膏層進行最佳化，以取得理想錫量。

自動貼片機搭配經過精密設定的迴焊爐，可在鷗翼型、QFN、BGA 及其他封裝類型上穩定重現組裝成果。對於隱藏銲點，則可使用 X 光檢測確認填充狀況及空洞率。

	典型值／最小值	對封裝焊墊設計的優勢
尺寸公差	±0.1 mm	可預測的銲墊幾何形狀與位置
防焊橋	0.1 mm	支援細間距佈局並避免短路
防焊外擴量	每側 0.05～0.1 mm	可靠形成銲角
最小孔環	0.15 mm	防止導通孔與 THT 銲墊破環
鋼板切割精度	±0.003 mm	錫膏量一致並減少缺陷
銲墊內導通孔支援	6～20 層免費	提高元件下方的繞線密度

表 2：支援精密 PCB 封裝焊墊圖案的 JLCPCB 主要製造能力

JLCPCB 在 PCB 封裝焊墊製造方面的專業能力

1採用最佳化封裝焊墊製程的一站式製造與組裝

JLCPCB 提供順暢的一站式 PCB 製造與 SMT 組裝服務，並針對常見封裝焊墊設計規則調整製程。這種整合可省去不同供應商之間的交接，確保從原型到量產，銲墊尺寸、錫膏圖案等 PCB 封裝細節皆獲得一致處理。

工程師可選擇快速交付服務，並利用可擴充的製造能力，處理從快速原型到中高產量的各種需求。

2經驗證的元件資料庫與嚴格公差控制

透過與 LCSC 的合作，JLCPCB 提供龐大的驗證元件資料庫，其中的封裝焊墊圖案已配合實際製造能力，可降低元件庫不符的風險並節省設計時間。

嚴格的製程控制，讓設計人員能放心實作高密度或高可靠度的 PCB 封裝焊墊圖案。

3確保首次製作成功的品質保證

JLCPCB 的完整品質系統包括自動光學檢測（AOI）、隱藏銲點 X 光檢測，以及視需求執行的電氣測試。免費 DFM 分析工具可在生產開始前，標示可能與封裝焊墊相關的問題。

這些措施有助於提高一次通過良率，並讓不同訂單都能維持一致品質。

PCB 封裝焊墊圖案常見問題

問：什麼是 PCB 封裝焊墊圖案？

PCB 封裝焊墊圖案又稱 land pattern，是將電子元件連接至電路板的實體配置。它包含銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印標記及間距區域，共同確保可靠銲接與組裝。

問：THT 與 SMT 封裝焊墊有何差異？

穿孔式（THT）封裝焊墊使用周圍帶有孔環銲墊的鑽孔，適合需要牢固機械固定的連接器及大型功率元件。表面黏著（SMT）封裝則將元件直接安裝於板面，可實現更高密度及自動化組裝。SMT 類型包括鷗翼型（SOIC、QFP）、底部端電極型（QFN、DFN）及球柵陣列（BGA）封裝。

問：最常見的 PCB 封裝焊墊設計錯誤有哪些？

常見錯誤包括封裝焊墊鏡像、接腳編號錯誤（尤其是底視圖封裝）、元件間距邊界不足、錫膏層與防焊層不符，以及銲墊距離過近而無法形成足夠的防焊橋。使用經驗證的元件庫、執行 DRC，並參考 JLCPCB 的免費 DFM 工具，有助於避免這些錯誤。

問：封裝焊墊設計如何影響製造良率？

封裝焊墊相關問題會直接影響一次通過良率。不良的銲墊幾何形狀可能造成錫橋、銲角不足、立碑或長期可靠度問題。標準化且符合製造商能力的封裝焊墊可減少缺陷及重工成本，經最佳化的設計則能維持一致的錫膏量並可靠形成銲點。

問：哪一項 IPC 標準規範 PCB 封裝焊墊設計？

IPC-7351 是 land pattern 設計的主要標準。它提供銲墊寬度（X）、間隙（G）及總長度（Z）的計算方式，並考量元件公差、目標銲角及元件放置精度。此標準定義最小、標稱及最大三種密度等級，以符合不同應用需求。

掌握 PCB 封裝焊墊圖案設計的結論

要掌握 PCB 封裝焊墊圖案設計，必須整合資料表細節、IPC 標準及實際製造限制。將 DFM 納入設計考量，採用正確的銲墊幾何形狀、足夠間距、妥善散熱及經驗證的元件庫，工程師便能打造從原型到量產都可可靠運作的電路板。

與 JLCPCB 等經驗豐富的製造商合作，可銜接設計意圖與實際成品。其精密製造能力、一站式服務及對品質的重視，有助於將精心設計的 PCB 封裝焊墊圖案轉化為高可靠度電子產品。

請依目前製程能力重新檢查封裝焊墊、及早執行 DFM 檢查，並運用專業製造與組裝服務，讓下一個專案獲得最佳成果。