為什麼乾淨的 PCB 網表是成功製造的基礎
1 分鐘
- 每份專業網表都應包含的必要元素
- 常見網表陷阱與避免方式
- 從網表到可靠 PCB 生產
- JLCPCB 在網表驅動 PCB 製造中的優勢
- PCB 網表常見問題
- 結論
重點摘要
乾淨的 PCB 網表是成功製造的基礎，它是連接原理圖與實體 PCB 佈局的單一事實來源。透過確保元件資料、網路連接與版本控制的準確性，網表可避免高成本錯誤、提升良率，並實現可靠生產。掌握 IPC-D-356 網表最佳實務，可幫助工程師降低風險，並透過 JLCPCB 獲得高品質成果。
您是否曾好奇，精心繪製的原理圖與製造完成電路板上的真實銅箔走線之間，究竟是如何連結的？答案就是 PCB 網表。它是一個簡單的文字檔，包含設計中的所有電氣藍圖。否則，原理圖只是一張您正在設計內容的圖，而佈局也只會是幾何圖形。
在您的電路中，每一個電氣連接都應有一個單一事實來源：網表。它用來告訴佈局工具哪些腳位連到哪些網路、有哪些元件，以及它們彼此之間的關係。在本文中，我們將探討網表的意義、網表應包含哪些內容，以及即使是經驗豐富的工程師，在處理網表時也可能犯下的常見錯誤。
原理圖設計與實體佈局之間的橋樑
基本上，PCB 網表是一個 ASCII 文字檔，包含電路中的所有電氣連接，但不包含圖形資料。您可以把它視為一個抽象層級。原理圖代表設計意圖，由符號與連線組成。您的PCB 佈局則以焊盤、走線與導孔呈現實體現實。網表正是連接這兩個世界的方式。
當您在 EDA 工具，例如 EasyEDA、KiCad 或 Altium Designer 中完成原理圖後，EDA 軟體會產生包含所有連接資訊的網表。網表可以是扁平式，也可以是階層式。扁平式網表是 PCB 工作流程中最常見的網表類型，所有連接都會直接列出，不分群組。階層式網表則會保留多頁原理圖的結構，依父層頁面將網路分組。多數 EDA 工具都支援這兩種方式，選擇取決於設計複雜度與團隊工作流程。
網表錯誤如何連鎖造成生產問題
先說壞消息：一個網表錯誤通常不只造成一個錯誤，而是會連鎖擴散。若某個網路沒有出現在網表中，佈局工具就永遠不會提示需要佈線。這個未佈線連接接著會通過DRC （因為它不屬於任何需要檢查的項目）、Gerber 產生與 CAM 處理，直到組裝完成的電路板無法正常運作時才會暴露。
時間拖得越久，修正錯誤的成本就越高：
- 原理圖階段：只需幾分鐘修正一條線或網路標籤
- 佈局階段：所需時間取決於佈線密度。
- Gerber／CAM 階段：若適用，可能需要重新審查費用
- 製造階段：應避免浪費數天生產時間與材料。
- 組裝與測試階段：可能需要完整重工或電路板重新改版，成本從數百到數千美元不等。
網表是一個文字檔，包含每一份專業網表所需的所有必要元素。
每份專業網表都應包含的必要元素
準確的元件資料、網路連接與屬性
對於網表中的每個元件，您都必須提供以下資訊：
- 參考標號：每個元件實例的唯一識別碼
- 元件值：電氣數值／料號
- Footprint：用於佈局的實體焊盤圖案
- 屬性：其他資訊，包括容差、電壓額定值、製造商料號，或 DNP（Do Not Populate，不裝件）狀態
網路項目應包含唯一的網路名稱，以及屬於該網路的所有腳位清單。當然，有些網路特別值得注意，例如 VCC、GND、3V3 與 5V 等電源網路，通常會連接到數十甚至數百個腳位。當電源網路不完整時，後果可能非常嚴重。
下表彙整了關鍵資料元素及其作用：
| 網表元素 | 範例 | 在製造中的作用 |
|---|---|---|
| 參考標號 | U3 | 在 BOM 與 CPL 檔案中識別元件放置位置 |
| 元件值 | STM32F103 | 確保採購並放置正確元件 |
| Footprint | LQFP-48 | 決定焊盤幾何與鋼網開孔設計 |
| 網路名稱 | SPI_CLK | 引導佈線，並支援電氣測試驗證 |
| 腳位對應 | U3.Pin14 = SPI_CLK | 確保佈局中的腳位層級連接正確 |
| 屬性 | DNP、50V 額定值 | 驅動組裝說明與 BOM 篩選 |
版本控制與文件管理最佳實務
網表管理不是一次性工作。設計會變更，而每一次原理圖變更都會產生新的網表。如果沒有追蹤版本，您可能會把舊網表交給佈局，甚至更糟，交給製造。
為了確保穩健的網表工作流程，請執行以下事項：
- 任何原理圖變更後都要重新產生網表，不論變更幅度大小。如果網表過期，即使您只是修改網路標籤名稱，名稱仍可能不匹配。
- 使用 EDA 工具內建的註解與反向註解功能，保持原理圖與佈局同步。設定正確時，EasyEDA 與 KiCad 等工具會自動完成此流程。
- 對網表使用版本控制，例如 git、svn 或帶日期戳記的檔案系統等。這可讓您比較前後版本差異，並避免不必要的變更。
- 記錄團隊的網路命名慣例。這可在協作設計中減少混淆與合併衝突，例如 SPI_MOSI、UART1_TX、PWR_5V。
- 加入網表版本修訂記錄，記錄變更內容、時間與原因。當設計交接給製造夥伴時，這一點尤其重要。
常見網表陷阱與避免方式
重複網路、遺漏連接與命名問題
最常見的網表錯誤通常可分為幾類：
-
重複網路名稱：兩個電氣上分離的網路被命名為相同名稱。這會導致佈局工具將它們短接在一起，造成可能在審查時不易發現的功能失效。
-
未連接腳位：原本應連到某個網路的腳位，在原理圖中沒有正確連接。它可能不會被納入網表，或被指派到未命名網路，進而在後續流程造成問題。
-
缺少元件：某個元件顯示在原理圖中，但註解不正確，導致沒有參考標號。網表可能忽略它，或包含佈局工具無法解析的項目。
-
腳位交換錯誤：多功能 IC 的兩個腳位在原理圖符號中被意外交換。網表會準確反映這個錯誤對應，而此錯誤可能在佈局與製造期間都未被發現。
從網表到可靠 PCB 生產
順暢交接至 DFM 與製造階段
網表是製造時進行電氣驗證的參考標準。依 IPC-9252，製造商會使用網表進行裸板電氣測試，通常使用飛針或針床 治具。如果沒有有效的 IPC-D-356 網表，製造商就無法確保每一條在電路板上製作出的連接，都符合您的原始設計意圖。
一份製造「交接」資料包應包含：
- 所有層的 Gerber 檔案（或 ODB++／IPC-2581 格式）
- 鑽孔檔案（Excellon 格式）與刀具表
- 用於電氣測試的 IPC-D-356A 網表
- 包含疊構、材料與表面處理規格的製造圖
- 用於組裝的 BOM 與 CPL（Component Placement List，元件放置清單）檔案。
- 特殊說明／限制條件
準確網表如何提升良率並減少改版
提供的設計資料品質越高，對製造良率的影響就越明顯。乾淨的網表可透過多種方式提升良率：
| 網表品質因素 | 對製造的影響 |
|---|---|
| 所有網路皆正確定義 | 電氣測試可捕捉 100% 的開路／短路缺陷 |
| 網路命名一致 | 減少 CAM 處理錯誤與審查時間 |
| 腳位對應完整 | 確保佈線驗證時不遺漏任何連接 |
| BOM／網表資料匹配 | 避免組裝期間放置錯誤元件 |
| 包含 IPC-D-356 | 支援自動裸板測試，在組裝前捕捉缺陷 |
網表乾淨的電路板，在製造，期間通常會有較少工程問題（EQ）、較低測試漏檢率，以及較低首件失敗率。即使良率只小幅提升，在大量生產中也可能非常重要。數學很簡單：在 10K 片、每片 $5 的生產批次中，若網表錯誤造成 2% 良率損失，就等於 $1K 的材料浪費，還不包括必須投入根本原因分析與矯正措施的人力。網表審查是一項 30 分鐘的工作，卻能完全移除這項風險。
JLCPCB 在網表驅動 PCB 製造中的優勢
基於乾淨網表的完整 DFM 審查
JLCPCB 會在每筆訂單製造前進行完整 DFM 檢查。這不是一般 Gerber 檢查。若您在訂單中一併提交 IPC-D-356 網表，JLCPCB 工程團隊就能將從 Gerber 檔案中擷取出的連接關係，與您的設計意圖進行交叉驗證，協助找出單靠視覺 Gerber 檢查可能無法發現的差異。對使用 EasyEDA 的設計者而言，這尤其容易整合。EasyEDA 會輸出所有必要製造檔案，例如網表，並採用針對 JLCPCB 生產流程最佳化的格式。設計工具與製造商之間的緊密關係，可將檔案格式不匹配與轉換錯誤的可能性降到最低。
從任何生產數量中維持一致高品質結果
從首批 5 片、$2 起的原型板，到 10,000 片量產訂單，JLCPCB 始終維持相同品質標準。標準板最快可在 1-2 天內完成，因此即使在 DFM 審查中發現網表問題，也能快速更正檔案並重新投入製作。在組裝訂單中，網表-BOM-CPL 的一致性會在 SMT 組裝 流程中交叉檢查，以確保元件放置符合您的設計。這是一套從網表到最終組裝的端到端驗證流程。
PCB 網表常見問題
Q：PCB 設計中的網表是什麼？
PCB 網表是一個文字型檔案，用來描述電路中的每一個電氣連接。它列出所有元件，包括參考標號、數值與 footprint，也列出所有網路，以及屬於每個網路的腳位。網表是原理圖與實體 PCB 佈局之間的橋樑。
Q：製造用網表應採用什麼格式？
對裸板電氣測試而言，標準格式是 IPC-D-356A。若是在 EDA 工具之間轉移設計，常見格式包括 EDIF，以及各工具專用格式，例如 KiCad 的 .net 或 Altium 的 .NET。若用於模擬，SPICE 網表是標準格式。請務必向製造商確認其偏好格式。
Q：沒有網表也可以製造 PCB 嗎？
技術上，製造商可以只用 Gerber 檔案製作電路板。不過，如果沒有 IPC-D-356 網表，製造商就無法執行電氣測試來驗證連接性。這代表開路或短路缺陷可能直到組裝或功能測試時才被發現，顯著提高風險。
Q：送交製造前，該如何驗證我的網表？
請執行 EDA 工具的 Electrical Rules Check（ERC），將網表與前一版本進行差異比較，與 BOM 交叉核對，並手動檢查關鍵電源與接地網路。最終驗證時，可使用 CAM 工具比較從 Gerber 擷取出的連接關係與 IPC-D-356 網表。
結論
乾淨且準確的 PCB 網表，遠不只是中間檔案——它是整個設計的電氣 DNA，也是成功 PCB 製造的基石。從原理圖繪製到最終組裝，網表都是單一事實來源，確保每一個連接、元件與設計意圖，都能忠實地從數位設計轉換到實體現實。
透過維持高品質網表，工程師可以大幅減少高成本錯誤、加快設計迭代、提升製造良率，並降低電路板重新改版風險。無論您正在製作快速原型，或準備進入大量生產，投入時間進行網表驗證、適當版本控制並遵循最佳實務，都會在可靠性與上市時間方面帶來明顯回報。
當您提供乾淨的 IPC-D-356 網表時，JLCPCB 可透過完整 DFM 審查與進階電氣測試能力支援這種嚴謹做法。在今日快速變動的電子產業中，能掌握網表的人，才更能穩定地按時、按預算交付可運作的電路板。
持續學習
高功率 LED PCB 的熱管理技術
談到高功率設計與 LED PCB 設計，原文將金屬芯印刷電路板（MCPCB）形容為能在高熱條件下維持效能的「唯一可靠選擇」。電子元件相當敏感，發光二極體尤其如此。如果熱量無法迅速從 PCB 傳遞至周圍環境，就可能發生過熱與效能下降。若過多熱量集中在同一位置，甚至可能造成電路板燒損。 不過，MCPCB 只是讓 PCB 散熱的一種方式。如果問題也涉及元件本身，就需要搭配其他可靠、可實作的技術，讓電子系統維持適當溫度。因此，本文將著重介紹高功率 LED 的熱管理方法。 傳統白熾燈泡的大部分熱量以輻射方式釋放；相較之下，LED 的熱量直接產生於半導體接面。為了讓 LED 持續維持正常的工作表現，必須將接面產生的熱量傳導出去，再進行散熱。如果溫度超過必要的限制，元件可能出現明顯色偏與亮度下降。電氣條件與熱條件之間的平衡，也會影響 LED 的可靠度；原文在此另提及「optical perforation design」。 譯註：開頭的「唯一可靠選擇」與後文列出的陶瓷、複合材料等方案並不一致；「optical perforation design」的含義也未在原稿中說明，此處保留原詞，不推定其所指的光學設計項目......
為什麼電路圖對每位電子工程師都很重要？
在電子工程中，電路圖不只是由線條與符號組成的圖面，更是工程師的視覺語言。電路圖呈現了如何將概念轉化為能夠運作的系統。無論是設計放大器、電源供應器，還是嵌入式控制器，工程師都需要藉助電路圖進行分析與設計。 以 LF351 運算放大器為核心的電路，就是一個簡單而有效的音訊放大設計範例。透過這個電路，我們可以了解工程師如何利用原理圖想像電流的流動、在設計過程中進行批判性思考、有效查閱資料表，以及將較小的子電路整合成更大的系統。 透過電路圖理解工程師的思考 在工程設計中，電路圖就像一張呈現邏輯與創新的路線圖。正如建築師依照藍圖興建建築物，工程師也透過原理圖描述並建立電子系統。圖中的電阻、電容、電晶體、儀表、積體電路與其他元件，都以各自的符號表示。 工程師可以辨認出，這個 LF351 運算放大器電路是一個音訊放大器。它接收來自音源的微弱音訊訊號，透過運算放大器與電晶體進行放大，再驅動揚聲器。 原理圖並不呈現電路的實體佈局，而是表達電壓與電流之間的關係，以及訊號如何進入、如何放大與如何輸出。這種符號化的表達方式十分重要，因為工程師可以在實際製作電路之前，先對電路的行為做出相當準確的預測。 了解 LF351 放......
如何閱讀電路原理圖
電路原理圖是電子工程的語言。它將複雜的電路拆解成圖面，呈現元件之間的連接方式，以及它們如何互相配合來完成特定功能。您可以把原理圖視為電子系統的設計藍圖，了解各個元件如何組成能夠運作的電路。無論是製作、除錯，還是修改電子專案，首先需要掌握的技能，就是讀懂這些原理圖。 了解原理圖的用途 原理圖（Schematic）呈現的是電子元件之間的電氣連接，而不是它們的實際擺放位置。每一種元件，例如電阻、電容、二極體與電晶體，都有對應的符號。透過標示哪些元件串聯、哪些元件並聯，原理圖能協助我們理解電路功能，並進行故障排除。 原理圖優先考慮的是清楚的表達與連接關係，而不是元件的實體排列。它的目的是說明各部分如何共同構成完整的電子系統。上圖是一個收音機接收電路，包含天線線圈（L₁）、調諧電容（C₁）、二極體、兩顆電晶體（Q₁ 與 Q₂）、電阻與變壓器（T₁）。這些元件互相連接，形成可以運作的電子系統。 常見元件符號一覽 首先，需要了解原理圖中使用的符號。每個符號都代表一種元件及其功能。 上圖整理了 JLCPCB 網站介紹的常見電氣符號。 符號／代號 名稱 元件或電路角色 用途 L1 線圈 天線線圈 接收射頻（RF）訊......
數位電子入門：什麼是數位電子中的狀態機？
有人說，自然界中存在的訊號本質上大多是 Analog（類比）的，而 Digital（數位）則是人類為了簡化資訊表示、儲存與運算而建立的一種方式。 Digital System（數位系統）廣泛應用於 Signal Processing、Data Storage 與各類控制系統。現代 MCU、FPGA 與其他 Digital IC 主要使用數位邏輯進行運算，而在需要處理真實世界的 Analog Signal 時，則可透過 ADC 與 DAC 在類比與數位訊號之間進行轉換。 本文要介紹的是 State Machine（狀態機）。 State Machine 是許多 Digital Control System 的重要基礎。例如 Microcontroller、CPU、FPGA 與 Communication Controller 的控制邏輯中，都可能包含一個或多個 State Machine，用來管理事件順序、Protocol Flow 與系統狀態。 State Machine 的核心概念，是讓系統根據目前的 State（狀態）與 Input（輸入），決定下一個 State，並產生對應的 Output。......
Breadboard vs Protoboard 完整指南：麵包板與洞洞板差異、用途、優缺點與選擇
剛開始接觸電子電路時，我一直很好奇：要怎麼使用不同的電子元件來讓電路正常運作，同時又不必把元件永久焊死，這樣之後還能把它們拆下來，用在其他電路中。 當時教授給我的建議是先使用 Breadboard（麵包板）；如果希望連接方式更加固定，再使用 Protoboard。 幾乎每一位電子初學者都會遇到這個經典問題： 「我應該先用 Breadboard，還是 Protoboard？」 其實兩者都沒有絕對的好壞，真正的選擇取決於電路本身的需求。 Breadboard 在 Radio Frequency 或較高頻率下，可能因為內部接點、較長 Jumper Wire 以及寄生電容與寄生電感而引入額外雜訊；改用焊接式 Protoboard，可以在某些情況下降低這些問題。 另一方面，Protoboard 通常需要焊接，而 Breadboard 則是一種接近 Plug-and-Play 的免焊接原型工具。 兩者都能讓您在正式製作 Printed Circuit Board（PCB） 之前先建立與驗證電路，但它們適合的使用階段並不完全相同。 本文將介紹： 什麼是 Breadboard 什麼是 Protoboard Bre......
高速 PCB Via Stub 完整指南：成因、影響、Backdrilling、Blind Via 與對策
重點摘要 Via Stub 是高速 PCB 的重要訊號完整性問題：未使用的 Via Barrel 會形成 Stub，在高速下產生 Reflection、Resonance 與 Jitter。 5–10 Gbps 以上需要特別留意：原文以 15 mil（0.381 mm）作為需要考慮 Stub Mitigation 的經驗門檻之一。 Backdrilling 可有效縮短 Via Stub：依原文資料，JLCPCB 精密背鑽可將 Residual Stub 控制在 0.15 mm 以下，有助於改善 Signal Integrity。 Stackup 最佳化搭配 Backdrilling：相較全面使用 Blind／Buried Via，通常可以在性能、製造複雜度與成本之間取得較佳平衡。 高速 PCB 製造需要穩定的 Via Control：Drill Depth、Via Plating、Registration 與 Impedance Control 都會直接影響高速 Channel 的實際表現。 在高速 PCB 設計中，Via Stub（導通孔殘段）是非常重要的 Signal Integrity 問題......