為什麼乾淨的 PCB 網表是成功製造的基礎
1 分鐘
- 每份專業網表都應包含的必要元素
- 常見網表陷阱與避免方式
- 從網表到可靠 PCB 生產
- JLCPCB 在網表驅動 PCB 製造中的優勢
- PCB 網表常見問題
- 結論
重點摘要
乾淨的 PCB 網表是成功製造的基礎，它是連接原理圖與實體 PCB 佈局的單一事實來源。透過確保元件資料、網路連接與版本控制的準確性，網表可避免高成本錯誤、提升良率，並實現可靠生產。掌握 IPC-D-356 網表最佳實務，可幫助工程師降低風險，並透過 JLCPCB 獲得高品質成果。
您是否曾好奇，精心繪製的原理圖與製造完成電路板上的真實銅箔走線之間，究竟是如何連結的？答案就是 PCB 網表。它是一個簡單的文字檔，包含設計中的所有電氣藍圖。否則，原理圖只是一張您正在設計內容的圖，而佈局也只會是幾何圖形。
在您的電路中，每一個電氣連接都應有一個單一事實來源：網表。它用來告訴佈局工具哪些腳位連到哪些網路、有哪些元件，以及它們彼此之間的關係。在本文中，我們將探討網表的意義、網表應包含哪些內容，以及即使是經驗豐富的工程師，在處理網表時也可能犯下的常見錯誤。
原理圖設計與實體佈局之間的橋樑
基本上，PCB 網表是一個 ASCII 文字檔，包含電路中的所有電氣連接，但不包含圖形資料。您可以把它視為一個抽象層級。原理圖代表設計意圖，由符號與連線組成。您的PCB 佈局則以焊盤、走線與導孔呈現實體現實。網表正是連接這兩個世界的方式。
當您在 EDA 工具，例如 EasyEDA、KiCad 或 Altium Designer 中完成原理圖後，EDA 軟體會產生包含所有連接資訊的網表。網表可以是扁平式，也可以是階層式。扁平式網表是 PCB 工作流程中最常見的網表類型，所有連接都會直接列出，不分群組。階層式網表則會保留多頁原理圖的結構，依父層頁面將網路分組。多數 EDA 工具都支援這兩種方式，選擇取決於設計複雜度與團隊工作流程。
網表錯誤如何連鎖造成生產問題
先說壞消息：一個網表錯誤通常不只造成一個錯誤，而是會連鎖擴散。若某個網路沒有出現在網表中，佈局工具就永遠不會提示需要佈線。這個未佈線連接接著會通過DRC （因為它不屬於任何需要檢查的項目）、Gerber 產生與 CAM 處理，直到組裝完成的電路板無法正常運作時才會暴露。
時間拖得越久，修正錯誤的成本就越高：
- 原理圖階段：只需幾分鐘修正一條線或網路標籤
- 佈局階段：所需時間取決於佈線密度。
- Gerber／CAM 階段：若適用，可能需要重新審查費用
- 製造階段：應避免浪費數天生產時間與材料。
- 組裝與測試階段：可能需要完整重工或電路板重新改版，成本從數百到數千美元不等。
網表是一個文字檔，包含每一份專業網表所需的所有必要元素。
每份專業網表都應包含的必要元素
準確的元件資料、網路連接與屬性
對於網表中的每個元件，您都必須提供以下資訊：
- 參考標號：每個元件實例的唯一識別碼
- 元件值：電氣數值／料號
- Footprint：用於佈局的實體焊盤圖案
- 屬性：其他資訊，包括容差、電壓額定值、製造商料號，或 DNP（Do Not Populate，不裝件）狀態
網路項目應包含唯一的網路名稱，以及屬於該網路的所有腳位清單。當然，有些網路特別值得注意，例如 VCC、GND、3V3 與 5V 等電源網路，通常會連接到數十甚至數百個腳位。當電源網路不完整時，後果可能非常嚴重。
下表彙整了關鍵資料元素及其作用：
| 網表元素 | 範例 | 在製造中的作用 |
|---|---|---|
| 參考標號 | U3 | 在 BOM 與 CPL 檔案中識別元件放置位置 |
| 元件值 | STM32F103 | 確保採購並放置正確元件 |
| Footprint | LQFP-48 | 決定焊盤幾何與鋼網開孔設計 |
| 網路名稱 | SPI_CLK | 引導佈線，並支援電氣測試驗證 |
| 腳位對應 | U3.Pin14 = SPI_CLK | 確保佈局中的腳位層級連接正確 |
| 屬性 | DNP、50V 額定值 | 驅動組裝說明與 BOM 篩選 |
版本控制與文件管理最佳實務
網表管理不是一次性工作。設計會變更，而每一次原理圖變更都會產生新的網表。如果沒有追蹤版本，您可能會把舊網表交給佈局，甚至更糟，交給製造。
為了確保穩健的網表工作流程，請執行以下事項：
- 任何原理圖變更後都要重新產生網表，不論變更幅度大小。如果網表過期，即使您只是修改網路標籤名稱，名稱仍可能不匹配。
- 使用 EDA 工具內建的註解與反向註解功能，保持原理圖與佈局同步。設定正確時，EasyEDA 與 KiCad 等工具會自動完成此流程。
- 對網表使用版本控制，例如 git、svn 或帶日期戳記的檔案系統等。這可讓您比較前後版本差異，並避免不必要的變更。
- 記錄團隊的網路命名慣例。這可在協作設計中減少混淆與合併衝突，例如 SPI_MOSI、UART1_TX、PWR_5V。
- 加入網表版本修訂記錄，記錄變更內容、時間與原因。當設計交接給製造夥伴時，這一點尤其重要。
常見網表陷阱與避免方式
重複網路、遺漏連接與命名問題
最常見的網表錯誤通常可分為幾類：
-
重複網路名稱：兩個電氣上分離的網路被命名為相同名稱。這會導致佈局工具將它們短接在一起，造成可能在審查時不易發現的功能失效。
-
未連接腳位：原本應連到某個網路的腳位，在原理圖中沒有正確連接。它可能不會被納入網表，或被指派到未命名網路，進而在後續流程造成問題。
-
缺少元件：某個元件顯示在原理圖中，但註解不正確，導致沒有參考標號。網表可能忽略它，或包含佈局工具無法解析的項目。
-
腳位交換錯誤：多功能 IC 的兩個腳位在原理圖符號中被意外交換。網表會準確反映這個錯誤對應，而此錯誤可能在佈局與製造期間都未被發現。
從網表到可靠 PCB 生產
順暢交接至 DFM 與製造階段
網表是製造時進行電氣驗證的參考標準。依 IPC-9252，製造商會使用網表進行裸板電氣測試，通常使用飛針或針床 治具。如果沒有有效的 IPC-D-356 網表，製造商就無法確保每一條在電路板上製作出的連接，都符合您的原始設計意圖。
一份製造「交接」資料包應包含：
- 所有層的 Gerber 檔案（或 ODB++／IPC-2581 格式）
- 鑽孔檔案（Excellon 格式）與刀具表
- 用於電氣測試的 IPC-D-356A 網表
- 包含疊構、材料與表面處理規格的製造圖
- 用於組裝的 BOM 與 CPL（Component Placement List，元件放置清單）檔案。
- 特殊說明／限制條件
準確網表如何提升良率並減少改版
提供的設計資料品質越高，對製造良率的影響就越明顯。乾淨的網表可透過多種方式提升良率：
| 網表品質因素 | 對製造的影響 |
|---|---|
| 所有網路皆正確定義 | 電氣測試可捕捉 100% 的開路／短路缺陷 |
| 網路命名一致 | 減少 CAM 處理錯誤與審查時間 |
| 腳位對應完整 | 確保佈線驗證時不遺漏任何連接 |
| BOM／網表資料匹配 | 避免組裝期間放置錯誤元件 |
| 包含 IPC-D-356 | 支援自動裸板測試，在組裝前捕捉缺陷 |
網表乾淨的電路板，在製造，期間通常會有較少工程問題（EQ）、較低測試漏檢率，以及較低首件失敗率。即使良率只小幅提升，在大量生產中也可能非常重要。數學很簡單：在 10K 片、每片 $5 的生產批次中，若網表錯誤造成 2% 良率損失，就等於 $1K 的材料浪費，還不包括必須投入根本原因分析與矯正措施的人力。網表審查是一項 30 分鐘的工作，卻能完全移除這項風險。
JLCPCB 在網表驅動 PCB 製造中的優勢
基於乾淨網表的完整 DFM 審查
JLCPCB 會在每筆訂單製造前進行完整 DFM 檢查。這不是一般 Gerber 檢查。若您在訂單中一併提交 IPC-D-356 網表，JLCPCB 工程團隊就能將從 Gerber 檔案中擷取出的連接關係，與您的設計意圖進行交叉驗證，協助找出單靠視覺 Gerber 檢查可能無法發現的差異。對使用 EasyEDA 的設計者而言，這尤其容易整合。EasyEDA 會輸出所有必要製造檔案，例如網表，並採用針對 JLCPCB 生產流程最佳化的格式。設計工具與製造商之間的緊密關係，可將檔案格式不匹配與轉換錯誤的可能性降到最低。
從任何生產數量中維持一致高品質結果
從首批 5 片、$2 起的原型板，到 10,000 片量產訂單，JLCPCB 始終維持相同品質標準。標準板最快可在 1-2 天內完成，因此即使在 DFM 審查中發現網表問題，也能快速更正檔案並重新投入製作。在組裝訂單中，網表-BOM-CPL 的一致性會在 SMT 組裝 流程中交叉檢查，以確保元件放置符合您的設計。這是一套從網表到最終組裝的端到端驗證流程。
PCB 網表常見問題
Q：PCB 設計中的網表是什麼？
PCB 網表是一個文字型檔案，用來描述電路中的每一個電氣連接。它列出所有元件，包括參考標號、數值與 footprint，也列出所有網路，以及屬於每個網路的腳位。網表是原理圖與實體 PCB 佈局之間的橋樑。
Q：製造用網表應採用什麼格式？
對裸板電氣測試而言，標準格式是 IPC-D-356A。若是在 EDA 工具之間轉移設計，常見格式包括 EDIF，以及各工具專用格式，例如 KiCad 的 .net 或 Altium 的 .NET。若用於模擬，SPICE 網表是標準格式。請務必向製造商確認其偏好格式。
Q：沒有網表也可以製造 PCB 嗎？
技術上，製造商可以只用 Gerber 檔案製作電路板。不過，如果沒有 IPC-D-356 網表，製造商就無法執行電氣測試來驗證連接性。這代表開路或短路缺陷可能直到組裝或功能測試時才被發現，顯著提高風險。
Q：送交製造前，該如何驗證我的網表？
請執行 EDA 工具的 Electrical Rules Check（ERC），將網表與前一版本進行差異比較，與 BOM 交叉核對，並手動檢查關鍵電源與接地網路。最終驗證時，可使用 CAM 工具比較從 Gerber 擷取出的連接關係與 IPC-D-356 網表。
結論
乾淨且準確的 PCB 網表，遠不只是中間檔案——它是整個設計的電氣 DNA，也是成功 PCB 製造的基石。從原理圖繪製到最終組裝，網表都是單一事實來源，確保每一個連接、元件與設計意圖，都能忠實地從數位設計轉換到實體現實。
透過維持高品質網表，工程師可以大幅減少高成本錯誤、加快設計迭代、提升製造良率，並降低電路板重新改版風險。無論您正在製作快速原型，或準備進入大量生產，投入時間進行網表驗證、適當版本控制並遵循最佳實務，都會在可靠性與上市時間方面帶來明顯回報。
當您提供乾淨的 IPC-D-356 網表時，JLCPCB 可透過完整 DFM 審查與進階電氣測試能力支援這種嚴謹做法。在今日快速變動的電子產業中，能掌握網表的人，才更能穩定地按時、按預算交付可運作的電路板。
持續學習
如何連接並選擇繼電器續流二極體
重點摘要 二極體配置：將續流二極體並聯在線圈兩端，陰極連接正電位端，陽極連接負電位端。 為何重要：繼電器關閉時，二極體會為線圈中的剩餘電流提供安全的流通路徑，避免產生可能損壞電晶體的高壓尖峰。 選擇合適的二極體：選擇反向額定電壓高於線圈供電電壓，且順向電流額定值符合線圈電流需求的二極體。可依繼電器的需求選用 1N4148W、M7 及 SS14 等常見型號。 加快繼電器釋放：一般續流二極體雖然能保護電晶體，卻會延長繼電器的釋放時間。串聯加入齊納二極體，可在將電壓維持於電晶體安全範圍內的同時，加快繼電器釋放。 繼電器線圈的續流二極體可在線圈關閉時保護繼電器驅動電路。若沒有安裝二極體，線圈可能產生高壓尖峰，進而損壞電晶體。不過，二極體的極性至關重要：若方向接反，電晶體導通時便會在電源兩端形成近似短路的狀態。 本指南將介紹： 續流二極體應以哪個方向並聯在線圈兩端 線圈關閉時，有無二極體對線圈電壓的影響 如何選擇二極體的反向電壓及電流額定值 何時應使用齊納二極體搭配一般二極體，以加快繼電器釋放 圖：低側 NPN 開關及高側 PNP 開關中的繼電器線圈續流二極體配置 什麼是繼電器續流二極體？ 繼電器續流二極體......
繼電器接腳配置詳解：接腳圖、接腳功能與萬用電表測試
重點摘要 接腳功能：標準機電式繼電器具有兩個線圈接腳，而每一組切換極還會配置一個公共端（COM）、常開端（NO）及常閉端（NC）。 檢視方向：繼電器封裝圖通常採用底視圖，也就是接腳朝向觀看者的視角。如果圖面沒有標明檢視方向，請透過導通測試確認 NC 與 NO 接腳。 繼電器接腳數量：5 接腳繼電器通常為 SPDT，4 接腳繼電器通常為 SPST，而 8 接腳繼電器通常為 DPDT。不過，PCB 繼電器、汽車繼電器及八腳圓形底座繼電器的接腳排列可能各不相同。 汽車繼電器接腳：汽車繼電器使用標準端子編號：85 和 86 為線圈，30 為公共端（COM），87 為常開端（NO），87a 則為常閉端（NC）。 使用萬用電表測試：透過量測電阻值識別線圈接腳。線圈未通電時，COM 與 NC 應呈現導通；線圈通電後，COM 會與 NC 斷開，並轉而連接 NO。 圖：4 接腳、5 接腳及 8 接腳繼電器的接腳配置比較圖，並以不同顏色標示各接腳功能。 前言 繼電器接腳配置圖會標示各端子的所在位置及功能。常見的機電式繼電器，其端子分別連接至線圈及切換接點，例如 COM（公共端）、NO（常開端）及 NC（常閉端）。 不......
ESP32 功耗詳解：電流消耗、睡眠模式與電池續航力
重點摘要 各模式功耗： 根據 Espressif 資料表的典型數值，ESP32 在 Wi-Fi 傳輸時的電流約為 240 mA，淺度睡眠時為 0.8 mA，深度睡眠時僅為 10 µA。 深度睡眠電流： ESP32 在僅維持 RTC 計時器與記憶體供電時，深度睡眠電流可低至 10 µA。若讓 ULP 協同處理器持續運作，耗電電流則會增加至約 100–150 µA。 開發板功耗： 一般 ESP32 開發板即使進入深度睡眠，電流仍可能達到約 6.5 mA，約為晶片本身的 650 倍。主要原因是穩壓器、電源 LED 及 USB 轉 UART 晶片仍持續耗電。 電池續航估算： 電池續航取決於平均耗電電流，而不只是深度睡眠電流。例如，客製化 ESP32 電路板每 10 分鐘喚醒 3 秒，平均電流為 0.615 mA，使用 1,600 mAh 電池時，理論上可運作約 108 天。 根據 Espressif 資料表，ESP32 的耗電電流從 Wi-Fi 傳輸時的約 240 mA，到深度睡眠時僅 10 µA 不等。不過，這些數值只適用於 ESP32 晶片本身。模組或開發板的實際功耗可能高得多。 即使 ESP32 晶......
繼電器接線圖：如何接線圈、COM、NO 及 NC 端子？
重點摘要 兩個獨立電路：繼電器有兩個電路：為線圈通電的控制電路，以及切換負載的獨立觸點電路。兩者彼此電氣隔離。 觸點連接：將帶保險絲的火線接到 COM。若負載平時應保持關閉，使用 NO；若繼電器線圈未通電時負載應保持開啟，使用 NC。 繼電器配置：SPST、SPDT、DPST 及 DPDT 繼電器使用相近的線圈驅動電路，但觸點排列不同。固態繼電器（SSR）通常使用電子輸入，而非線圈。 市電安全：務必為火線加裝保險絲並進行切換，選擇額定電流及啟動浪湧電流足夠的觸點，將市電接線與低電壓電路分隔，並把所有市電連接封裝起來。 繼電器接線圖顯示兩個獨立電路。在線圈側，低電壓訊號透過晶體管驅動器控制繼電器。在觸點側，帶保險絲的電源接到 COM，而負載接到 NO 或 NC。 本指南先以實際例子開始：使用Arduino UNO 控制 SRD-05VDC-SL-C 繼電器，切換由市電供電的燈具。接著說明不同繼電器類型的接線變化。 閱讀本指南後，你將了解： 每條電線應接到哪個繼電器端子 如何接線圈驅動器、續流二極管及觸點 如何逐步安全地為市電負載接線 如何為 SPST、SPDT、DPST、DPDT 及 SSR 繼電器......
原理圖是硬體的語言：電氣原理圖設計與識讀實施要點
新入職工程師面對原理圖無法定位測試點，售後維修人員依位號無法追溯器件資訊，電磁相容性（EMC）整改階段發現關鍵參數未曾標註——此類問題不屬於技術能力範疇，而是圖面表達規範的缺失。原理圖繪製／原理圖擷取（schematic capture）階段埋下的表達模糊，會在 PCB 佈線、物料採購、生產製造、售後維護各環節產生連鎖放大。電氣原理圖設計（electrical schematic design）的表面是連線繪製，實質是團隊多年協作效率的基礎設施。 原理圖簽核提醒 在進入 PCB 佈線前，應完成符號、位號、封裝、極性、網路標籤與測試點的交叉核對，讓圖、表、板保持同一版本來源。 一、符號體系與圖面規範 電路符號（circuit symbols）應遵循 IEEE 315 與 IEC 60617 標準繪製，團隊層面統一符號庫，禁止個人化改造。常見電子元件（common electronic components）的符號識讀屬於基本功：電阻無極性，電解電容標註正負極，二極體三角指向為允許電流方向，金氧半場效電晶體（MOSFET）區分閘極／汲極／源極（G/D/S）三極，運放標註輸入極性點。電子元件功能（ele......
PCB 佈局設計中的熱管理策略
在電子產品世界中，熱力是無聲的破壞者。它會悄悄滲入電路，降低效能、縮短元件壽命；在極端情況下，更會令原本正常運作的 PCB 變成毫無生氣、過熱失效的電路板。PCB 基材及銅導體的物理特性，是決定電路板在高負荷下表現的主要因素。熱特性、剛性、分散性、相對介電常數等，均會影響電路板的訊號完整性、熱管理及機械性能。在熱傳導方面，選擇合適的基材，可以減少對主動冷卻措施的依賴，協助控制電路板的溫升。PCB 佈局設計中的熱管理並非可有可無，而是必需。 透過選用合適的基材及元件佈局，你可以制定有效的熱管理策略，在不一定採用高導熱基材的情況下，維持較低的電路板溫度。幾項簡單的 PCB 佈局選擇，便能大幅影響整塊電路板的溫升及整體熱管理。本文探討 PCB 散熱所面對的挑戰，並提供經驗證的策略，讓設計保持低溫及可靠。如欲進一步了解 PCB，請參閱我們有關 PCB 製造流程的詳細文章。 PCB 熱管理通常結合設計方法及散熱器等輔助元件，以處理多餘熱量。 仔細選擇及分佈元件，並測試其承受熱衝擊的能力，是改善 PCB 熱管理的方法。 高功率密度電子產品會在短時間內產生大量熱量，因此特別難以進行熱管理。 了解熱問題 電子產品......