為何 PCB 測試條對可靠電路板製造至關重要

PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框，會經歷相同的鑽孔、電鍍及壓合步驟，之後被折下並切成兩半。這聽起來像浪費，但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部：孔壁上的銅、內層對位，以及蝕刻後走線的實際形狀，從外觀看不到。

圖 1：生產面板旁的阻抗測試條

把測試條看成可犧牲的複製品，而不是廢料後，隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型，以及測試結果何時不再可靠。

測試條在品質保證中的作用

成品 PCB 隱藏了幾乎所有決定壽命的因素。因此，品質保證依靠可切開、加熱及拉開的犧牲樣本，而不必損壞要交付的電路板。

甚麼是 PCB 測試條？

PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表面處理。製程對銅箔造成的任何變化，也會同樣出現在測試條上，因為兩者全程同步。測試條上的任何結構都不會連接到你的電路。

測試條可包含多排鍍通孔、長直阻抗線、用於絕緣測試的梳狀圖形，以及用於剝離測試的裸銅條。由於結構不需要配合元件，每個圖形都能按量測儀器設計尺寸。製造備註只需指定測試條類型，無須另外描述圖形。

直接在生產板測試走線的限制

大部分關鍵檢查都具破壞性，因此不能在已出貨的電路板上進行。量測孔壁銅厚需要把電路板切開並拋光切面；取得剝離強度則要將銅箔從層壓板撕下，兩者都會令產品報廢。非破壞性測試則因回答的問題較窄而受限。飛針測試可確認每條網絡導通且沒有短路，這十分有用，但無法說明孔壁銅有多厚，也無法預測孔壁能否承受第三次回流焊。

阻抗是特殊情況：可以在真實走線上量測，但結果容易受噪聲影響。生產走線通常很短，會轉角、經過過孔換層，並與其他銅箔並行。TDR 會同時看到所有因素，所需的平坦平均區段可能不存在。阻抗測試條需要約 150 mm（5.9 in）的直線，才能提供乾淨量測窗口；40 mm（1.6 in）見方的感測板沒有位置放置，因此阻抗控制通常在面板邊框而非電路板上驗證。

面板佈局與結構對位

在面板上策略性放置測試條

生產面板並非完全均勻，這正是測試條位置重要的原因。面板邊緣和角落的電鍍電流密度較高，銅層會較厚；蝕刻噴淋對中央與邊框的作用不同；在銅覆蓋較少的位置，樹脂在壓力下流動距離也更遠。因此，單獨放在一個角落的測試條只能反映該角落。常見做法是每塊面板至少放置兩條測試條，分置兩端，並距離邊緣約 25 mm（1 in）內。

圖 2：面板頂視圖，顯示相對兩端邊框導軌中的測試條

測試條應與面板通過電鍍線的方向一致。沿該方向的製程梯度會在兩次讀數之間顯示差異。微切片測試條也會沿相反方向切片，以便同時捕捉鑽孔偏移及對位偏移。實體上，測試條位於最後會被銑走的分板工藝邊。JLCPCB 組裝訂單要求 5 mm 工藝邊，測試條也使用同一邊框區域。

準確複製走線及疊層參數

測試條必須是電路板的複製品，而不是象徵性圖形。它使用相同疊層、銅重量、鑽孔直徑、表面處理及阻焊層。任何一項不同，量測結果便不再適用於產品。

圖 3：A/B 與阻抗綜合測試條的結構

每種受控幾何形狀都需要一條阻抗線，而不是每塊板只設一條。假設第 1 層指定 90 Ω 差分阻抗，第 4 層指定 50 Ω 單端阻抗，測試條便需分別放置兩種線路並獨立測試，否則單一平均值會掩蓋其中一層的偏移。

• 層疊及壓合後介電層高度，因為阻抗及對位都取決於壓合後銅箔的實際位置。
• 每層銅重量，電鍍厚度及蝕刻底切都會隨銅重量變化。
• 最大元件孔及最小過孔，孔徑比越高，鍍液越難均勻覆蓋孔壁。
• 表面處理及阻焊層，外層微帶線的量測阻抗通常會因此下降 1 至 3 Ω。
• 局部銅密度，孤立於裸層壓板中的圖形會比密集走線區域更厚。

設計師很少考慮銅密度，但圖形電鍍時影響最大。電流會集中在孤立圖形上，因此獨處於裸層壓板中的測試條比走線密集的電路板更厚。工廠會在測試條周圍加入均銅圖形以平衡差異，所以測試條看起來往往比實際需要更複雜。

評估 PCB 測試條：優點與限制

測試條提供真正證據，但會佔用面板面積。了解證據在哪些方面可靠、在哪些方面不足，才能避免過度解讀合格報告。

阻抗及微切片測試的主要優點

測試條讓阻抗量測容易很多，因為所有噪聲來源都經過設計排除。線路長、直且獨立，一端設有寬大的探針焊盤，量測不確定度可降至約 1 至 2 Ω，處於 ±10% 容差範圍內。

圖 4：A/B 測試條鍍通孔的微切片

微切片測試是另一半，而且只有在測試條可犧牲時才可進行。切開測試條不會損失準備出貨的產品，因此實驗室可鑽取多個孔，找出最弱的一個。

1. 用金剛石鋸沿待檢查孔列切下測試條。
2. 將樣件嵌入透明環氧樹脂，使切面保持平直和垂直。
3. 由 120 號至 1200 號砂紙逐級研磨。
4. 將切面拋光至約 0.05 µm，使銅層邊界保持清晰。
5. 以 50 倍至 500 倍放大觀察，量測孔壁銅、介電層間距及環形焊盤。

拋光切面可顯示電路板其他方法無法檢查的部分。孔壁電鍍不足、分層、樹脂空洞、鑽孔污跡 及熱循環裂縫，都會在銅邊界清晰後顯現。IPC-A-600 提供可接受標準，完整流程可參閱 PCB 截面分析。

實體限制與量測取捨

面板面積是第一項成本，而且不可忽略。150 mm（5.9 in）阻抗線及其接地結構需要一段邊框空間；在小批量訂單中，這些空間原本可放置電路板，可能降低每面板板數。

更深層的限制是測試條位於電路板旁，而不是電路板上。它共享面板、電鍍槽及壓合循環，因此能很好反映整體製程；但不能代表 BGA 所在的特定平方厘米，因為面板各處蝕刻量可量度地不同。

1. 阻抗結果也存在差距：測試條線路直、獨立且均勻，實際走線卻會轉角、經過過孔並與鄰線並行。測試條讀到 50 Ω，只表示製程表現，並不保證某一條特定網絡也是 50 Ω。
2. 破壞性測試只能進行一次：測試條切片或剝離後不能重新量測，因此工廠通常成對切片。高密度 HDI 面板還可能沒有足夠寬的邊框放置完整阻抗線。

每一行都具有相同取捨：測試條在量測品質上勝出，在位置代表性上受限。只要不把測試條結果解讀為每塊電路板的保證，這是值得接受的取捨。測試條說明製程在整塊面板上交付了甚麼，不能說明某塊板某個焊盤發生了甚麼。

將測試數據轉化為製造良率

只有在能改變工廠操作時，測試條數據才值得收集。每項量測都對應一個製程旋鈕，並需要設定何時調整的門檻。

關鍵指標：蝕刻因子、銅厚及熱應力

蝕刻因子描述蝕刻去除銅時走線寬度損失的程度，等於銅厚除以單側底切量；數值越高，走線越接近方形。一般生產化學製程約為 2.5 至 4.0，細線工作通常要求 3.5 或以上。以 1 oz 銅為例，厚度 35 µm（1.4 mil）、蝕刻因子 3.5 時，兩側各底切約 10 µm，走線總共減少約 20 µm（0.8 mil），佈局繪製的 200 µm 走線成品約為 180 µm。

圖 5：測試條量測如何回饋蝕刻補償

銅厚是最硬性的數據。IPC-6012 規定 Class 2 孔壁銅平均最少 20 µm（0.8 mil），Class 3 最少 25 µm（1.0 mil）。微切片是最終量測方法，X 射線螢光則可快速檢查表面厚度，精度約 0.1 µm，對照電鍍厚度目標。

熱應力測試回答的是孔壁能否承受組裝，而不是製造是否正確。IPC-TM-650 2.6.8 將測試條浮在 288 °C 熔融焊料中 10 秒；2.6.27 則進行六次回流焊循環，峰值為 230、245 或 260 °C，更接近無鉛實際曲線。

建立工廠批次的合格／不合格門檻

工廠門檻不會直接等於 IPC 極限，因為恰好處於極限的製程有一半機會失敗。工廠會在規格內再設定內部限制，讓漂移在電路板仍合格時被發現。例如 Class 2 生產線可能以 22 µm 作為內部門檻，而標準允許 20 µm。測試條結果適用於同面板生產的所有板；一條測試條失效便會隔離整塊面板，因為無法知道哪塊板受到影響。若多塊面板出現相同模式，工廠會停止製程，而不只報廢產品。

性能等級決定可獲得的測試深度。Class 2 認證依靠認證批次抽取的測試條；Class 3 通常要求首件 100% 微切片。為業餘電路板訂購 Class 3，換來的檢驗深度可能永遠用不到。可變數據比合格印章更有價值，因此報告應列出實測數字。45 至 55 Ω 範圍內讀到 54 Ω 雖然合格，但只剩 1 Ω 裕量；跨批次追蹤這個數值，可在真正失效前發現漂移。

JLCPCB 精密測試條檢驗基礎設施

測試條只有在預設進行而非臨時要求時才真正有用。JLCPCB 將這部分自動化，讓你訂購受控阻抗電路板時無須自行繪製測試條。

自動拼板及標準化測試條佈局

你無須設計測試條，也不應需要這樣做。JLCPCB 根據板外形建立生產面板，並自動在邊框工藝邊放置測試結構。佈局採用標準幾何形狀，使不同訂單保持可比的量測歷史。

你需要提供的是測試條建構所依據的規格：目標阻抗、承載阻抗的層，以及所需容差，寫在製造備註或訂單表格中。4 層及以上電路板可提供阻抗控制，因為 2 層結構無法放置足夠接近的參考平面。

拼板同樣採用自動化。面板最大可達 475 × 475 mm（18.7 × 18.7 in），組裝訂單使用 5 mm（197 mil）工藝邊，亦可作為測試條空間。如何在邊框內高效排列電路板，正是PCB 拼板要處理的問題。

端到端 TDR 檢驗及已驗證測試報告

所有受控阻抗訂單都會在出貨前，以自有測試條進行 TDR 測試。量測遵循 IPC-TM-650 2.5.5.7，因此可與你的工作台或其他供應商報告比較。每個受控層都獨立測試，不會平均成一個數字。

圖 6：JLCPCB 從自動拼板到交付測試報告的測試條流程

標準容差為 ±10%，足以應付 USB、Ethernet 及 HDMI。可按要求提供更嚴格的 ±5%，但製程窗口會變窄並增加成本，應先確認收發器真正需要的容差。

裸板電氣測試、自動光學檢查及截面分析都與 TDR 步驟並行，因此測試條只是多項證據之一。把受控阻抗佈線視為閉環流程，才能把報告轉化為設計回饋。

PCB 測試條常見問題

結語

測試條把看不見的製程轉化為可採取行動的數字。它與電路板共享面板、電鍍槽及壓合循環，因此測試條孔壁上的銅就是電路板孔壁上的銅。切開測試條不會損失準備出貨的產品，也能回答非破壞性測試無法觸及的問題。測試條位置、忠實的疊層複製及合適類型，決定答案是否可信；三者都應在製作面板前確定。

隨著 HDI 疊層變得更密集，以及無鉛回流焊令孔壁承受更大壓力，合格測試條與現場失效之間的裕量持續縮小。應指定電路板真正需要的測試條，閱讀報告上的實測數字，而不只是合格印章。JLCPCB 為每張受控阻抗訂單提供測試條 TDR 測試及報告，這是一項成本低且值得建立的習慣。