高良率 PCB 製造中在線測試的主要優勢
2 分鐘
- 電路測試的基本概念
- 電路測試的基本概念
- ICT 用於品質控制的主要優勢
- 成功 ICT 覆蓋率的 DFM 要求
- 我們的零缺陷交付專業測試能力
- 電路測試常見問題
- 結論
重點摘要
- 精準定位故障:ICT 逐個測試元件,即使不啟動韌體,也能報告精確到引腳的故障。
- 由佈局決定覆蓋率:測試覆蓋率取決於測試焊盤尺寸(0.9–1.0 mm)、間距和淨空等佈局規則。
- 治具與探針:大量生產使用針床治具,幾秒內即可完成測試;原型則可使用無需治具的飛針測試。
- 守護測量精度:守護技術可隔離平行路徑,更早發現錯誤數值並降低返工成本。
- 分層品質保證:將 ICT 與 AOI、AXI 結合,可以覆蓋整個組裝流程中的不同缺陷。
在線路板上,電路測試會透過壓在銅箔上的彈簧針,逐個檢查組裝完成的電路板元件。一塊完整電路板只需數秒即可完成測試。ICT 不在乎韌體是否成功啟動,因為它提出的是更具體的問題:每個元件是否具有正確數值、方向是否正確,以及是否焊接到正確網絡?功能測試失敗只能告訴你電路板無法工作,而 ICT 會指出具體焊點,例如 R14 開路,或 U3 的兩個引腳出現橋接。每一項測量都需要探針能夠接觸的測試焊盤。

圖 1:組裝 PCB 壓在針床彈簧探針上
因此,測試覆蓋率早在佈局階段就已經決定,遠早於任何治具製作。本指南將介紹 ICT 如何在生產中運作,以及針床治具如何與飛針測試比較,並說明 ICT 可以捕捉的缺陷,以及決定測試覆蓋率的測試點規則。
電路測試的基本概念
電路測試是一種結構測試,用於驗證電路板的製造方式,而不是驗證電路板的功能。這項區分決定了它能捕捉哪些故障、如何接觸電路板,以及哪種設備適合你的生產數量。
什麼是 PCB 電路測試(ICT)?
PCB 電路測試(ICT)是一種對組裝完成電路板進行的電氣測試。探針接觸每個網絡上的測試點,測試機測量兩個測試點之間的元件。它會逐個檢查短路、開路、數值錯誤和方向錯誤,並在報告中指出確切元件和引腳。
因此,測試覆蓋率在佈局階段就已經決定,而且遠早於治具製作。本指南將介紹 ICT 如何在生產中運作,並比較針床治具和飛針測試,也會列出 ICT 能夠檢測的缺陷和決定覆蓋率的測試點規則。
電路測試的基本概念
電路測試是一種結構測試,用於檢查電路板完整性,而不是電路板功能。這項差異決定了它能檢測的故障類型、與電路板的互動方式,以及哪種設備適合你的生產數量。
什麼是 PCB 電路測試(ICT)?
PCB 電路測試(ICT)是對組裝完成電路板進行的電氣測試。探針接觸每個網絡上的測試點,測試機則檢查測試點之間的元件。它會逐個檢查短路、開路、錯誤數值和錯誤方向,並在元件和引腳報告中指出故障。
「電路內」的部分是最困難的。一個電阻可能與電路板上兩個網絡之間的其他路徑並聯。當 10 kΩ 元件與 4.7 kΩ 路徑並聯時,直接測量結果會受到影響。因此,測試機需要使用守護技術抵消這些平行路徑,才能正確判斷目標元件。
ICT 如何在生產中運作
生產 ICT 週期按照固定順序進行。測試機確認電源沒有短路前,不會開啟供電測試。

圖 2:ICT 生產測試七步流程
- 程式生成:程式讀取 CAD 資料和網絡表,為每個元件分配容差,並為每個網絡分配探針。
- 治具接觸:電路板透過真空或氣動壓力壓到彈簧探針上。
- 接觸檢查:檢查每根探針是否接觸銅箔,避免因焊盤污染而被誤判為開路。
- 短路和開路測試:使用低電壓測試所有網絡,檢查是否與其他網絡短路或出現開路。
- 無電源元件測試:逐個測試電阻、電容、電感和二極管。
- 通電測試:測試穩壓器輸出、數位引腳和通電後的邊界掃描鏈。
- 故障報告:報告列出元件名稱、引腳名稱和測量數值,方便維修。
第四步使用低電壓非常重要,因為矽結通常在約 0.6 V 時才開始導通。只要測試刺激電壓明顯低於這個值,所有二極管和電晶體都會關閉,沒有電流流動。這樣,測試機只會觀察銅箔和焊錫,可以安全地先完成無電源測試。
針床治具與飛針測試
飛針測試機使用少量探針,在不同測試點之間移動;針床治具則為每個測試點配置探針,並同時接觸所有測試點。針床治具是一塊為單一設計製作的板,上面鑽入數百支彈簧探針,治具製作完成後,測試可以在數秒內完成。飛針測試通常使用 4–8 根活動探針,不需要治具,但測試時間較長,詳情請參閱 飛針測試如何運作。

圖 3:針床治具與飛針測試機比較
| 因素 | 針床 ICT | 飛針測試 | 對專案的意義 |
|---|---|---|---|
| 治具 | 每個設計都需要專用治具 | 不需要治具,根據 CAD 資料編程 | 治具成本需要靠大量生產攤薄 |
| 每塊電路板測試時間 | 數秒 | 數分鐘 | 針床測試可以配合量產線速度 |
| 設定交期 | 製作和除錯需要數週 | 編程需要數小時 | 原型適合使用飛針測試 |
| 設計變更 | 治具需要重新鑽孔或重建 | 修改程式即可 | 治具會固定某個版本 |
| 探針接觸 | 需要規則網格上的專用焊盤 | 可以接觸較小焊盤和元件端接 | 高密度電路板仍然可測試 |
| 通電測試 | 完整通電和邊界掃描測試 | 主要進行無電源測試 | 針床測試可以覆蓋更多主動電路 |
ICT 用於品質控制的主要優勢
ICT 最具價值的特性,是它可以直接測量每個元件。它不需要假設整塊電路板有問題,因此可以節省時間、降低維修成本,並擴大電氣覆蓋率。
快速缺陷檢測和高精度
針床測試機可以在數秒內對每塊電路板進行數百項測試。所有探針已經固定在位置上,測試機透過繼電器在探針之間切換。由於沒有活動零件,測試全部電路板而不是只抽樣測試是可行的。

圖 4:守護技術隔離平行路徑中的單個電阻
測試精度來自守護技術:檢查網絡中的電阻時,測試機從一端送入電流,並在另一端檢測。它會將每條平行路徑的中間節點電壓保持在測量端電壓,使平行路徑中的電流流向守護端,而不是流入測量儀器,最終讀數只代表目標元件。
非常低的阻值需要額外步驟:10 mΩ 電流分流電阻可能小於與其串聯的探針和電線電阻,因此兩線測量讀到的可能只是治具電阻。四線 Kelvin 測試會用一對探針輸送電流,再用另一對探針測量電壓,因此這類元件的每個網絡需要兩個測試焊盤。
降低維修成本並提高首次通過良率
缺陷越晚在生產線被發現,成本通常越高。常見的「十倍規則」認為,同一故障每進入下一個階段,成本約增加十倍。ICT 可以在問題變成單個焊點和焊鐵維修前,檢測出組裝錯誤。
大部分維修成本來自問題定位。一塊無法啟動的電路板可能需要技術人員花一小時逐點檢查,而「C22 缺失」的故障票則只需要幾分鐘。返工後,已定位故障的電路板可以立即返回治具重新測試。首次通過良率是無需返工即可通過所有測試的電路板比例,ICT 回饋可以直接改善這項指標。如果一塊又一塊電路板的同一個引腳失效,問題可能位於鋼網開口、貼片偏移或回流焊曲線。修正根本原因後,便可以避免缺陷持續累積。
全面電氣檢查
ICT 檢查電氣事實,因此可以捕捉攝影機無法發現的缺陷。攝影機可能看到一個外觀看似正常的電阻,但只有電氣測量才能發現其實際為 1 kΩ,而 BOM 要求的是 10 kΩ。
| 缺陷 | ICT 的檢測方式 | 故障通常指向 |
|---|---|---|
| 焊錫橋接或短路 | 網絡之間的低電壓電阻檢查 | 焊膏過多或鋼網對位錯誤 |
| 開路或焊點抬起 | 導通缺失,或 IC 上方的電容板效應 | 焊膏不足、共面性不良或冷焊 |
| 電阻或電容數值錯誤 | 與 BOM 容差比較的守護測量 | 供料器裝入錯誤料卷 |
| 元件缺失 | 應有元件的位置出現開路 | 吸取失敗或元件墓碑效應 |
| 二極管或電晶體方向反轉 | 讀取方向錯誤的正向電壓 | 貼片程式旋轉錯誤 |
| IC 方向錯誤或損壞 | 檢查每個引腳的保護二極管,或進行邊界掃描 | 旋轉錯誤或 ESD 損壞 |
成功 ICT 覆蓋率的 DFM 要求
ICT 覆蓋率在佈局期間就已經決定,因為測試機只能測量能夠接觸到的網絡。三項關鍵因素是測試點位置、測試點周圍空間,以及電路板在治具下受壓時能否保持平整。
策略性測試點配置
要實現完整覆蓋,每個網絡都需要一個測試點;沒有測試點的網絡無法測量。四線元件每個網絡需要兩個測試點。主電源和接地網絡通常需要多個測試點,以將測試電流分散到多根探針並降低接觸電阻。應將測試點視為 PCB 設計的一部分,而不是後期添加項目。
單面治具成本較低且更容易對位,因此所有測試點通常應放在治具的同一側,通常是底面。若雙面都放置測試點,則需要在上下方都配置探針的蛤殼式治具。很多時候,稍微移動幾條走線就可以避免這種複雜度。即使是經常進行測試設計的人,也會遇到一些常見覆蓋率陷阱。每項問題都有直接的佈局修正方法:
- 過孔的阻焊層會遮住可供探針接觸的銅箔,因此應開啟阻焊,並將鑽孔控制在 ≤ 0.36 mm(14 mil)。
- 探針施加壓力時,可能以元件焊盤作為測試點,利用探針壓力暫時閉合裂開焊點;更好的做法是在短走線上放置專用測試焊盤。
- 對於電源軌測試點,應使用多個測試點,將測試電流分散到不同探針。
- 確保測試焊盤上沒有油墨,也沒有會覆蓋測試焊盤的絲印,並將銅箔與探針區域隔離。
元件間距和電路板佈局規則
探針尖端很小,但探針套筒或接收座並不小。因此,元件高度越高,所需間距也越大,因為探針板需要在高元件周圍預留避空槽。兩個未鍍通孔治具孔會套在導向針上,使所有探針同時對位。靠近板邊的焊盤可能落在治具密封邊上,因此需要向內移離板邊。

圖 5:ICT 測試點尺寸、間距、淨空和板邊退讓
| 規則 | 最小值 | 建議值 | 保護內容 |
|---|---|---|---|
| 測試焊盤直徑 | 0.9 mm(35 mil) | 1.0 mm(40 mil) | 即使存在位置容差,探針仍能落在銅箔上 |
| 測試焊盤中心間距 | 1.8 mm(70 mil) | 2.5 mm(100 mil) | 可使用標準 100 mil 探針,成本最低且可靠性高 |
| 與高度低於 2.6 mm(102 mil)元件的距離 | 1.0 mm(40 mil) | 更大 | 為探針套筒提供空間 |
| 與高度 2.6–6.4 mm(102–252 mil)元件的距離 | 2.0 mm(80 mil) | 更大 | 為避空槽周圍的治具板材預留空間 |
| 與高度超過 6.4 mm(252 mil)元件的距離 | 5.0 mm(200 mil) | 更大 | 為連接器和大型元件保留探針通道 |
| 測試焊盤至板邊距離 | 3.2 mm(125 mil) | 3.8 mm(150 mil) | 避免探針接觸治具密封邊 |
| 治具孔 | 兩個、3.2 mm(125 mil)、未鍍孔 | 位於對角位置,周圍保留 3.2 mm(125 mil)禁佈區 | 確保整個探針陣列對位 |
治具穩定性和機械應力控制
每根彈簧探針的推力約為 1–2 N,而一個治具可能安裝數百根彈簧探針。假設電路板使用 400 根探針,每根探針施加 1.5 N,總力約為 600 N,相當於 60 kg 人員的重量。如果支撐不均勻,這個負載會使電路板彎曲,而彎曲可能令元件裂開。
最先因彎曲失效的通常是陶瓷電容和 BGA 焊點。多層陶瓷電容可能在內部裂開,而裂紋可能數週後才導致故障。BGA 焊盤可能撕裂焊盤下方的樹脂,這種缺陷稱為焊盤破裂。治具因此會將下壓手指直接放在探針群上方,讓作用力互相抵消,避免彎曲電路板。
我們的零缺陷交付專業測試能力
實際目標是分層檢查,因為沒有任何單一測試可以保證零缺陷出貨。在 JLCPCB,這種分層檢查從裸板階段開始,並持續到整個組裝流程,每一層都捕捉其他檢查遺漏的問題。
客製 ICT 治具設計和工程
客製 ICT 治具會根據製作電路板時使用的相同 CAD 資料進行設計。探針圖根據測試點座標繪製,治具板則按照探針位置鑽孔,每根探針再連接至測試機通道。這意味著,如果焊盤被修改,治具也需要重新製作;大量 PCB 生產通常會使用針床測試。
JLCPCB 在裸板階段進行電氣測試。原型和小批量產品使用飛針測試,大批量產品則使用針床治具測試。組裝完成的電路板會接受焊膏檢查、2D/3D AOI、X-ray 檢查、飛針測試和功能測試(FCT)。
多階段品質保證:整合 ICT、AOI 和 AXI
從回流焊到功能測試,不同自動化檢查會發現不同類型的故障。典型生產線通常按以下順序安排:

圖 6:從 SPI 到功能測試的多階段 PCBA 檢查線
- 由於 AOI(自動光學檢查)不需要接觸電路板,通常是第一個流程。攝影機用於判斷元件是否存在、位置、極性和可見焊料圓角,但無法判斷隱藏焊點是否存在,也無法確認電阻數值。
- AXI(自動 X-ray 檢查)會檢查 BGA、QFN 和 LGA 封裝本體,以及下方的焊點。它可以透過密度顯示缺球、橋接和空洞,但無法確認焊接良好的元件是否具有正確數值。
- ICT 記錄電氣結果。它可以證明「電流按照網絡表指定的路徑流動」,但元件數值和功能仍需要其他測試確認。
JLCPCB 在組裝期間提供 2D 和 3D AOI(詳見AOI 檢查原理),並對底部端接封裝使用 X-ray。如果在上述步驟中完成 ICT,通過功能測試後,剩餘問題便主要是產品是否能正常工作。
嚴格的一站式製造和可追溯性
一站式製造意味著同一供應商負責製造電路板、採購元件和完成組裝。所有資料都會對應到特定批次;如果 ICT 發現元件數值錯誤,就可以快速找出供料器使用的料卷。JLCPCB 透過其元件庫提供元件,因此每個已貼裝元件都有明確零件編號。
電路板級可追溯性需要將識別資料印刷在電路板上。JLCPCB 可以加入 2D 條碼、序號或兩者,條碼可使用 QR Code 或 Data Matrix,尺寸有 5 × 5 mm、8 × 8 mm 或 10 × 10 mm(197、315 或 394 mil 正方形)。如果設計已經包含測試點和清晰網絡表,就可以進入製造。你可以將Gerber 檔案上傳至網站,並立即取得 Gerber、組裝和檢查服務報價。
電路測試常見問題
問:裸板電氣測試與電路測試有什麼不同?
裸板電氣測試根據網絡表,檢查空白 PCB 是否存在開路和短路。其要求由 IPC-9252B(2016)規定。電路測試則在組裝後進行,還會測量元件和焊點。兩種測試都需要,因為裸板可能完全正常,但組裝後仍可能出現橋接焊點。
問:幾百塊電路板的批量值得使用 ICT 嗎?
通常不值得使用專用治具,因為治具成本難以在少量電路板上攤薄,而且設計變更可能令治具報廢。飛針測試可以在不製作治具的情況下提供大部分相同的無電源覆蓋率。當設計版本穩定且數量達到數千塊後,治具才更可能收回成本。
問:覆形塗層後仍然可以進行 ICT 嗎?
不可靠,因為覆形塗層會使測試焊盤絕緣。應在塗覆形塗層前完成 ICT,或將測試焊盤遮蔽,保持其裸露。
問:ICT 治具可以為微控制器編程嗎?
可以。許多治具可以使用相同探針,透過晶片編程引腳燒錄快閃記憶體。這可以節省額外處理步驟,因此應在電路板探測面預留這些引腳。
問:ICT 可以測試拼板電路板嗎?
可以。拼板治具可以在一次下壓中測試每塊電路板,減少小型電路板的搬運。應在分板前完成測試,但要確認 V-cut 拼板或分離耳不會使已通過測試的電路板彎曲。
結論
使用電路測試的優勢,在於它可以原位測量每個元件,並精確指出故障位置,讓維修更快,也能從根本原因處理問題。在電路板進入治具前,應先完成測試點規劃、確保高元件周圍有足夠淨空,並設計治具,使探測力不會彎曲電路板。
ICT 不再是獨立的唯一方案。隨著電路板密度增加,它通常會與邊界掃描和 X-ray 一起使用。良好設計可以在不大幅增加測試成本的情況下,維持測試可及性。準備量產電路板時,JLCPCB 的製造、組裝和檢查服務可以在設計階段就將測試計劃納入流程。

持續學習
高良率 PCB 製造中在線測試的主要優勢
重點摘要 精準定位故障:ICT 逐個測試元件,即使不啟動韌體,也能報告精確到引腳的故障。 由佈局決定覆蓋率:測試覆蓋率取決於測試焊盤尺寸(0.9–1.0 mm)、間距和淨空等佈局規則。 治具與探針:大量生產使用針床治具,幾秒內即可完成測試;原型則可使用無需治具的飛針測試。 守護測量精度:守護技術可隔離平行路徑,更早發現錯誤數值並降低返工成本。 分層品質保證:將 ICT 與 AOI、AXI 結合,可以覆蓋整個組裝流程中的不同缺陷。 在線路板上,電路測試會透過壓在銅箔上的彈簧針,逐個檢查組裝完成的電路板元件。一塊完整電路板只需數秒即可完成測試。ICT 不在乎韌體是否成功啟動,因為它提出的是更具體的問題:每個元件是否具有正確數值、方向是否正確,以及是否焊接到正確網絡?功能測試失敗只能告訴你電路板無法工作,而 ICT 會指出具體焊點,例如 R14 開路,或 U3 的兩個引腳出現橋接。每一項測量都需要探針能夠接觸的測試焊盤。 圖 1:組裝 PCB 壓在針床彈簧探針上 因此,測試覆蓋率早在佈局階段就已經決定,遠早於任何治具製作。本指南將介紹 ICT 如何在生產中運作,以及針床治具如何與飛針測試比較,並說明 I......
為何 PCB 測試條對可靠電路板製造至關重要
重點摘要 破壞性測試:測試條可進行破壞性檢查,而不會損壞功能電路板。 真實製程鏡像:測試條採用完全相同的疊層及銅密度,反映整塊面板品質。 清晰量測:直線結構可進行精確的 TDR 阻抗及過孔檢查。 品質屏障:測試條失效可在出貨前識別問題面板。 PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框,會經歷相同的鑽孔、電鍍及壓合步驟,之後被折下並切成兩半。這聽起來像浪費,但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部:孔壁上的銅、內層對位,以及蝕刻後走線的實際形狀,從外觀看不到。 圖 1:生產面板旁的阻抗測試條 把測試條看成可犧牲的複製品,而不是廢料後,隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型,以及測試結果何時不再可靠。 測試條在品質保證中的作用 成品 PCB 隱藏了幾乎所有決定壽命的因素。因此,品質保證依靠可切開、加熱及拉開的犧牲樣本,而不必損壞要交付的電路板。 甚麼是 PCB 測試條? PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表......
3D AOI 檢測詳解:如何捕捉 2D 系統漏檢的缺陷
重點摘要 3D AOI 檢測透過先進的高度及體積量測,已成為現代 PCB 組裝不可或缺的工序,可檢出傳統 2D AOI 經常漏掉的關鍵焊接缺陷,例如引腳翹起、焊料不足、枕頭效應及元件共面性問題。藉由結構光或莫爾紋技術取得精準的 3D 數據,3D AOI 可大幅減少誤判、提升一次通過率,並按照 IPC-A-610 標準確保長期可靠性。JLCPCB 將回流焊後 3D AOI 與 SPI、X-Ray 及功能測試結合,為原型及量產提供穩定高質素的 SMT 組裝。 你有否想過,現代 PCB 上的一個焊點有時比一粒沙還要小,而其品質可能決定產品是在現場使用 5 年,還是在 5 個月內失效?這正是 3D AOI 成為專業電子製造檢測標準的原因。3D A.O.I. 能準確擷取每個焊點的實際高度、體積及形狀,令隱藏缺陷變得可量化。當封裝縮小至 0201 及 01005,而 BGA 間距低於 0.4 mm 時,單純的平面相機影像已無法分辨焊料是否足夠,或引腳是否離開焊盤數微米。 你需要的是深度資訊,而 3D AOI 正好提供這一點。本文將探討 3D AOI 檢測、其量測技術、在 SMT 生產線上的應用,以及為何它始終......
如何掌握高速設計的 PCB 阻抗測試
重點摘要 TDR 驗證:阻抗測試會在測試 coupon 上使用時域反射儀(TDR),驗證高速走線。 實際因素:實際阻抗會受製造變數影響,包括走線側蝕、阻焊層及壓合後電介質厚度。 設計至製造的閉環:佈局時使用製造商提供的精確疊層及 Dk 值,並根據 TDR 報告在 ±10% 容差內優化後續版本。 阻抗測試可能決定 USB 3.0 連接是否能夠可靠運作,或是在實際使用時失效。你的佈局工具可能預測為 50 Ω,但製造過程會改變實際幾何形狀。蝕刻會令走線形成略帶梯形的截面;電介質厚度會有差異,而阻焊層也可能令最終阻抗發生偏移。 圖 1:以 TDR 取樣示波器探測阻抗 基本概念很簡單:快速訊號邊沿會直接回應其前方的走線幾何形狀。改變走線寬度、電介質高度或材料,邊沿所看到的阻抗便會不同。任何不匹配都會反射部分訊號。阻抗測試的原理,是向走線施加快速電氣階躍,然後量度由此產生的反射。本指南將說明時域反射測試(TDR)的工作方式、阻抗 coupon 的設計及校準方法,以及哪些製造差異可能令 50 Ω 走線超出容差。 PCB 阻抗控制及測試簡介 阻抗控制是你在設計中指定的目標;阻抗測試則確認製成的電路板是否真正符合該......
高密度板測試覆蓋率攻堅:PCB 製造測試中的 JTAG 邊界掃描
隨著球柵陣列(BGA)封裝普及,針床治具的探針無法接觸元件底部的節點,使用飛針測試一片複雜主機板可能需要半小時以上,新產品導入(NPI)階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手:板面布滿元件,測試點難以安排,傳統電路內測試(ICT)的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區,但許多團隊直到客戶進行工廠稽核時,才發現設計階段根本沒有預留相關資源。 IEEE 1149.1 標準(俗稱 JTAG)在晶片各個輸入/輸出(I/O)接腳旁嵌入掃描單元,透過 TCK、TMS、TDI 與 TDO 四條訊號線,就能驅動及讀取接腳狀態,不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連,邊界掃描能在不拆開封裝的情況下,逐一檢查網路是否存在開路或短路,這正是它的重要價值。 注意事項 JTAG 邊界掃描的價值,在於突破封裝限制以檢查數位互連,但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言(BSDL)檔案並預留測試點,才能真正提高量產測試覆蓋率。 一、邊界掃描工作原理 掃描鏈上每顆相容晶片的內部,都包含測試存取埠(TAP)控制器、指令暫存器與資料暫存器群。T......
濕熱環境下PCB CAF導電陽極絲失效分析與材料選型
儲能電站、車載電控、海上風電變流器的 PCB,服役環境常年高濕,設計壽命動輒十年起步。這類客訴有個共同特徵:設備間歇性死機或漏電保護誤動作,拆板送回實驗室量測,絕緣電阻又恢復正常,復測復現不了。折騰幾輪後把板子做切片,才在玻纖布層裡找到那根細如髮絲的金屬絲,PCB CAF 失效的排查至此才算摸到門。 CAF(導電陽極絲)是銅離子在高濕高壓下沿玻纖與樹脂界面電化學遷移形成的導電通道,屬於典型的 PCB 絕緣失效。它和表面枝晶不是一回事:枝晶生長在板面看得見的位置,CAF 躲在基材內部,常規目檢和簡單量測都抓不到它。PCB 耐濕可靠性做得好不好,很大程度上就看對 CAF 的認知深度。 注意事項 CAF 屬於藏在 PCB 基材內部的絕緣可靠性失效,外觀檢查正常並不代表沒有風險。設計、材料與製程必須同時管控,才能降低濕熱環境下的長期失效機率。 一、CAF 失效機理與典型形貌 CAF 生長需要四個條件同時成立:濕氣提供電解環境、導體間存在直流偏壓、玻纖/樹脂界面存在親水通道、陽極有銅源。通電後陽極銅氧化溶出 Cu+,在電場驅動下沿玻纖束表面向陰極遷移,沿途還原堆積成絲狀或樹枝狀沉積,最終把相鄰導體連通。切片......