預防 PCB 翹曲:設計與製造的最佳實務
1 分鐘
- 什麼是 PCB 翹曲?
- PCB 翹曲的危害
- PCB 翹曲的原因
- 如何預防電路板翹曲
- 電路板焊接翹曲的解決方案
在電子設備的設計與製造過程中,PCB(印刷電路板)翹曲是一個常見卻令人頭痛的問題。PCB 翹曲不僅會影響設備的性能與可靠性,還可能導致連接問題及其他嚴重後果。因此,了解如何預防與解決 PCB 翹曲至關重要。本文將探討設計與製造中的一些最佳實踐,幫助您有效預防 PCB 翹曲問題的發生。
什麼是 PCB 翹曲?
PCB 翹曲指的是電路板的彎曲現象,也就是原本平整的電路板在放在桌面上時,兩端或中間會微微向上傾斜。
在實際生產中,大多數 PCB 都會有一定程度的彎曲,而非完全平整。如何衡量 PCB 的翹曲標準呢?通常透過測量其「翹曲度」來評估。
根據 IPC 標準,有表面貼裝元件的 PCB 板允許翹曲度為 0.75%,而無表面貼裝元件的 PCB 板則為 1.5%。然而,為了滿足高精度與高速貼裝的需求,部分電子組裝廠商對翹曲的要求更為嚴格,有些要求翹曲度為 0.5%,少數甚至要求 0.3%。
PCB 翹曲的危害
會阻礙 SMT 電子元件的安裝,導致元件(包括積體晶片)與 PCB 板焊點之間接觸不良。
增加電子元件的安裝難度,使引腳難以切斷。
在波峰焊過程中,部分焊盤可能因翹曲而無法有效與焊錫表面連接。
這些問題不僅影響生產效率,還可能導致設備性能下降與可靠性問題。因此,預防與解決 PCB 翹曲對於確保電子設備的穩定性與可靠性至關重要。
PCB 翹曲的原因
電路板重量造成的變形。
電路板的重量會使其凹陷變形。在回流焊爐中,板的兩側作為支點支撐整塊板子,若板上有重物或尺寸過大,會導致板子中間凹陷,進而彎曲。
V-Cut 對拼板變形的影響
V-Cut 是破壞板子結構的重要因素,因為它在原本的大片板上開槽,使 V-Cut 處更容易變形。
PCB 壓合製程導致的翹曲
Mainly results from thermal stress, increased thickness, varied pattern distribution, more prepregs, and challenges in eliminating thermal stress.
儲存不當
在儲存過程中堆疊板子或貨架支撐不足,可能導致機械變形,尤其是薄板。
銅箔面積不均
一側多一側少,導致表面張力不均,溫度過高時造成板子翹曲。
如何預防電路板翹曲
● 最佳化設計:
確保設計符合標準尺寸與重量要求,避免過大或過重的設計。
合理安排 V-Cut 設計,減少對板子結構的破壞。
● 材料選擇:
選用高品質的 PCB 基材,如玻璃纖維增強的 FR-4,以降低翹曲的可能性。可考慮選用較薄的基材,因為較厚的基材容易造成翹曲。
● 適當儲存:
在半成品的儲存過程中,應避免堆疊與不當存放,尤其是薄板。
● 銅箔均勻分布:
在 PCB 兩側均勻分布銅箔,以確保熱傳導與材料性能一致。
電路板焊接翹曲的解決方案
1. 控制溫度:在焊接過程中,應保持不同區域的溫度均勻。這可透過調整焊接溫度或改變焊接方式來實現。焊接時,焊錫必須充分潤濕,以防止焊點之間產生氣泡與間隙。
2. 最佳化結構:電路板的結構設計也會影響焊接翹曲。因此,我們可透過修改電路板結構與調整焊點位置,來減少焊接過程中的熱擾動,降低電路板的翹曲。
3. 加固電路板:針對焊接後的翹曲,可採用加固方式解決。例如,在翹曲嚴重的區域加強支撐,或在翹曲處增加焊點。
4. 更換材料:若上述措施皆無效,可考慮更換材料。選用熱膨脹係數較低的材料或採用表面黏合技術,有助於減少電路板焊接翹曲。
持續學習
高良率 PCB 製造中在線測試的主要優勢
重點摘要 精準定位故障:ICT 逐個測試元件,即使不啟動韌體,也能報告精確到引腳的故障。 由佈局決定覆蓋率:測試覆蓋率取決於測試焊盤尺寸(0.9–1.0 mm)、間距和淨空等佈局規則。 治具與探針:大量生產使用針床治具,幾秒內即可完成測試;原型則可使用無需治具的飛針測試。 守護測量精度:守護技術可隔離平行路徑,更早發現錯誤數值並降低返工成本。 分層品質保證:將 ICT 與 AOI、AXI 結合,可以覆蓋整個組裝流程中的不同缺陷。 在線路板上,電路測試會透過壓在銅箔上的彈簧針,逐個檢查組裝完成的電路板元件。一塊完整電路板只需數秒即可完成測試。ICT 不在乎韌體是否成功啟動,因為它提出的是更具體的問題:每個元件是否具有正確數值、方向是否正確,以及是否焊接到正確網絡?功能測試失敗只能告訴你電路板無法工作,而 ICT 會指出具體焊點,例如 R14 開路,或 U3 的兩個引腳出現橋接。每一項測量都需要探針能夠接觸的測試焊盤。 圖 1:組裝 PCB 壓在針床彈簧探針上 因此,測試覆蓋率早在佈局階段就已經決定,遠早於任何治具製作。本指南將介紹 ICT 如何在生產中運作,以及針床治具如何與飛針測試比較,並說明 I......
為何 PCB 測試條對可靠電路板製造至關重要
重點摘要 破壞性測試:測試條可進行破壞性檢查,而不會損壞功能電路板。 真實製程鏡像:測試條採用完全相同的疊層及銅密度,反映整塊面板品質。 清晰量測:直線結構可進行精確的 TDR 阻抗及過孔檢查。 品質屏障:測試條失效可在出貨前識別問題面板。 PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框,會經歷相同的鑽孔、電鍍及壓合步驟,之後被折下並切成兩半。這聽起來像浪費,但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部:孔壁上的銅、內層對位,以及蝕刻後走線的實際形狀,從外觀看不到。 圖 1:生產面板旁的阻抗測試條 把測試條看成可犧牲的複製品,而不是廢料後,隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型,以及測試結果何時不再可靠。 測試條在品質保證中的作用 成品 PCB 隱藏了幾乎所有決定壽命的因素。因此,品質保證依靠可切開、加熱及拉開的犧牲樣本,而不必損壞要交付的電路板。 甚麼是 PCB 測試條? PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表......
3D AOI 檢測詳解:如何捕捉 2D 系統漏檢的缺陷
重點摘要 3D AOI 檢測透過先進的高度及體積量測,已成為現代 PCB 組裝不可或缺的工序,可檢出傳統 2D AOI 經常漏掉的關鍵焊接缺陷,例如引腳翹起、焊料不足、枕頭效應及元件共面性問題。藉由結構光或莫爾紋技術取得精準的 3D 數據,3D AOI 可大幅減少誤判、提升一次通過率,並按照 IPC-A-610 標準確保長期可靠性。JLCPCB 將回流焊後 3D AOI 與 SPI、X-Ray 及功能測試結合,為原型及量產提供穩定高質素的 SMT 組裝。 你有否想過,現代 PCB 上的一個焊點有時比一粒沙還要小,而其品質可能決定產品是在現場使用 5 年,還是在 5 個月內失效?這正是 3D AOI 成為專業電子製造檢測標準的原因。3D A.O.I. 能準確擷取每個焊點的實際高度、體積及形狀,令隱藏缺陷變得可量化。當封裝縮小至 0201 及 01005,而 BGA 間距低於 0.4 mm 時,單純的平面相機影像已無法分辨焊料是否足夠,或引腳是否離開焊盤數微米。 你需要的是深度資訊,而 3D AOI 正好提供這一點。本文將探討 3D AOI 檢測、其量測技術、在 SMT 生產線上的應用,以及為何它始終......
如何掌握高速設計的 PCB 阻抗測試
重點摘要 TDR 驗證:阻抗測試會在測試 coupon 上使用時域反射儀(TDR),驗證高速走線。 實際因素:實際阻抗會受製造變數影響,包括走線側蝕、阻焊層及壓合後電介質厚度。 設計至製造的閉環:佈局時使用製造商提供的精確疊層及 Dk 值,並根據 TDR 報告在 ±10% 容差內優化後續版本。 阻抗測試可能決定 USB 3.0 連接是否能夠可靠運作,或是在實際使用時失效。你的佈局工具可能預測為 50 Ω,但製造過程會改變實際幾何形狀。蝕刻會令走線形成略帶梯形的截面;電介質厚度會有差異,而阻焊層也可能令最終阻抗發生偏移。 圖 1:以 TDR 取樣示波器探測阻抗 基本概念很簡單:快速訊號邊沿會直接回應其前方的走線幾何形狀。改變走線寬度、電介質高度或材料,邊沿所看到的阻抗便會不同。任何不匹配都會反射部分訊號。阻抗測試的原理,是向走線施加快速電氣階躍,然後量度由此產生的反射。本指南將說明時域反射測試(TDR)的工作方式、阻抗 coupon 的設計及校準方法,以及哪些製造差異可能令 50 Ω 走線超出容差。 PCB 阻抗控制及測試簡介 阻抗控制是你在設計中指定的目標;阻抗測試則確認製成的電路板是否真正符合該......
高密度板測試覆蓋率攻堅:PCB 製造測試中的 JTAG 邊界掃描
隨著球柵陣列(BGA)封裝普及,針床治具的探針無法接觸元件底部的節點,使用飛針測試一片複雜主機板可能需要半小時以上,新產品導入(NPI)階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手:板面布滿元件,測試點難以安排,傳統電路內測試(ICT)的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區,但許多團隊直到客戶進行工廠稽核時,才發現設計階段根本沒有預留相關資源。 IEEE 1149.1 標準(俗稱 JTAG)在晶片各個輸入/輸出(I/O)接腳旁嵌入掃描單元,透過 TCK、TMS、TDI 與 TDO 四條訊號線,就能驅動及讀取接腳狀態,不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連,邊界掃描能在不拆開封裝的情況下,逐一檢查網路是否存在開路或短路,這正是它的重要價值。 注意事項 JTAG 邊界掃描的價值,在於突破封裝限制以檢查數位互連,但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言(BSDL)檔案並預留測試點,才能真正提高量產測試覆蓋率。 一、邊界掃描工作原理 掃描鏈上每顆相容晶片的內部,都包含測試存取埠(TAP)控制器、指令暫存器與資料暫存器群。T......
濕熱環境下PCB CAF導電陽極絲失效分析與材料選型
儲能電站、車載電控、海上風電變流器的 PCB,服役環境常年高濕,設計壽命動輒十年起步。這類客訴有個共同特徵:設備間歇性死機或漏電保護誤動作,拆板送回實驗室量測,絕緣電阻又恢復正常,復測復現不了。折騰幾輪後把板子做切片,才在玻纖布層裡找到那根細如髮絲的金屬絲,PCB CAF 失效的排查至此才算摸到門。 CAF(導電陽極絲)是銅離子在高濕高壓下沿玻纖與樹脂界面電化學遷移形成的導電通道,屬於典型的 PCB 絕緣失效。它和表面枝晶不是一回事:枝晶生長在板面看得見的位置,CAF 躲在基材內部,常規目檢和簡單量測都抓不到它。PCB 耐濕可靠性做得好不好,很大程度上就看對 CAF 的認知深度。 注意事項 CAF 屬於藏在 PCB 基材內部的絕緣可靠性失效,外觀檢查正常並不代表沒有風險。設計、材料與製程必須同時管控,才能降低濕熱環境下的長期失效機率。 一、CAF 失效機理與典型形貌 CAF 生長需要四個條件同時成立:濕氣提供電解環境、導體間存在直流偏壓、玻纖/樹脂界面存在親水通道、陽極有銅源。通電後陽極銅氧化溶出 Cu+,在電場驅動下沿玻纖束表面向陰極遷移,沿途還原堆積成絲狀或樹枝狀沉積,最終把相鄰導體連通。切片......