銅箔基板 PCB 的常見缺陷與預防方法
1 分鐘
銅箔基板 PCB 的常見缺陷與預防方法
通常所有 PCB，也就是全部，都使用 CCL（銅箔基板）。它提供電路正常運作所需的導電層。製造商與設計師若能更了解這些缺陷及其成因，就能強化管控與預防措施。銅箔基板缺陷會損害電氣性能，導致電子裝置過早失效。本文將探討最常見的銅箔基板缺陷及其預防方法。
什麼是銅箔基板 PCB？
銅箔基板 PCB 本質上由絕緣基材（如聚醯亞胺、FR4 或 CEM-1）製成，其上均勻覆蓋一層或多層銅箔。在 PCB 製程中經過蝕刻後，這些銅層形成電氣路徑。銅具有優異的導電性，因此非常適合此用途。若材料處理或加工不當，可能導致電阻升高、導電性下降等嚴重品質問題，進而干擾 PCB 的訊號傳輸。
銅箔基板 PCB 的 6 大常見缺陷
1) 分層：
分層通常由熱應力或壓合接著不良引起，即銅箔與絕緣基材分離。原因包括製程中過度溫度循環及基材內殘留濕氣。選用適當玻璃轉移溫度（Tg）的板材可防止分層；此外，在加工前以正確的預烘步驟排除濕氣也能有效預防。
2) 起泡（銅箔浮離）：
起泡是指銅箔下方出現氣泡或隆起區域，通常因接著不良或氣體殘留所致。壓合時的高溫與 prepreg 固化不足為主因。保持壓合前表面清潔與充分固化即可避免。
3) 針孔與孔隙缺陷：
針孔是銅箔上的微小孔洞，孔隙則是銅層內部的微觀空腔。這些缺陷長期可能導致腐蝕、漏電或弱點。原因包括銅箔內雜質及表面氧化。使用高純度銅箔，並在壓合前採用清潔、增黏處理或氧化處理即可預防。
4) 皺褶與折痕：
搬運或壓合時銅箔受力不均會產生皺褶，導致表面不平，可能造成 蝕刻 不良或短路。原因為機械外力過大或壓合對位不準。採用精準對位控制並將銅箔基板儲存在濕度受控環境即可避免。
5) 銅氧化：
銅表面長時間自然氧化會形成黯淡氧化層，影響電氣性能。原因為儲存時包裝防護不足，暴露於空氣／濕氣。採用真空或防潮包裝，或使用抗氧化塗層、OSP（有機保焊膜）處理即可預防。
6) 蝕刻缺陷（過蝕或欠蝕）：
蝕刻不當會導致導體線路定義不良，產生短路或斷路。原因為光阻附著不良或蝕刻液化學濃度不均。採用自動化蝕刻系統並嚴格監控製程，定期檢測並調整蝕刻液溫度與濃度即可避免。
避免銅箔基板缺陷的最佳實務（製表）
1. 材料品質：缺陷與銅材息息相關，務必採購經嚴格測試的高品級銅箔基板。
2. 製程控制：精密設備需精準操作，每道製程皆須嚴格監控。
3. 環境控制：儲存與生產環境須保持潔淨並控制濕度。
4. 定期檢驗：品質管控須每日執行，檢查不可間斷。
5. 適當儲存：使用防護包裝避免銅面氧化，同時防止運輸與儲存中的機械損傷。
可製造性設計（DFM）分析：
DFM 在設計階段即可找出難以穩定量產的因素。於正式投產前，設計師可據此調整佈局以降低製造風險。在設計階段即引入 PCB 製造商的專業知識，可將製造經驗融入最終產品。此外，透過模擬與建模技術，可驗證設計符合規格並能承受實際應用環境。
結論
銅箔基板 PCB 的缺陷會損害電子產品的壽命與性能。透過本文所述常見問題——氧化、針孔、起泡、分層與蝕刻缺陷——製造商可採用更佳材料、優化製程並落實嚴格品管。PCB 製造缺陷源於設計與製造兩端，掌握最常見缺陷可讓製造商聚焦重點檢驗。
早期發現並修正缺陷可減少報廢，避免終端產品功能失效。與 PCB 製造商緊密合作並共同制定品質標準，是確保成功的關鍵。透過嚴謹的預防與檢驗措施，可有效管控 PCB 缺陷風險。
持續學習
PCB 熱循環測試如何揭示製造可靠性
重點摘要 揭露潛在缺陷：熱膨脹會使微小裂縫張開，找出室溫測試無法發現的導通孔失效。 熱膨脹不匹配造成應力：不同材料的熱膨脹差異會隨時間削弱導通孔及焊點。 標準化測試：依照 IPC 及 JESD 規範執行，並以電阻增加作為失效判定依據。 製程預防：採用高 Tg 材料、較厚銅層及填孔製程，可延長電路板壽命。 破壞性測試：測試會消耗電路板的疲勞壽命，因此受測樣品必須報廢。 PCB 熱循環測試能找出室溫電氣測試無法發現的故障。當電路板冷卻時，導通孔孔壁上的裂縫通常會重新閉合；但當層壓材料受熱膨脹時，裂縫便可能張開，而此時一般不會進行探測。 圖 1：置於熱循環試驗箱中的 PCB 測試片，以及即時顯示的電阻變化曲線 這是由熱膨脹不匹配所造成：銅的熱膨脹係數約為 17 ppm/°C，而電鍍孔周圍的環氧樹脂在厚度方向的膨脹量則超過銅的兩倍。每次加熱及冷卻循環，都會使孔銅反覆受到拉伸，就像來回彎折迴紋針一樣。本指南將說明熱循環測試的目的，以及它與其他可靠性測試的差異，並介紹實驗室採用的測試參數、方法，以及這些測試能揭示的失效模式。 什麼是 PCB 熱循環測試？ 熱循環測試是讓電路板或測試片在低溫與高溫狀態之間反覆循......
PCB 分層詳解：成因、檢測及預防
重點摘要 成因：260°C 回流焊期間，水分化成蒸氣，在熱膨脹作用下造成層間分離。 材料：高溫無鉛製程需要中高 Tg 層壓板，不能使用標準 FR4。 檢測：表面起泡可目視發現，內部空洞則需要聲學檢測或微切片。 預防：透過銅平衡、正確壓合曲線及乾燥包裝保護黏結強度。 修復：環氧樹脂修補只適用於輕微表面缺陷；內部裂分需要更換電路板。 PCB 分層通常在焊接前就已開始，起因是電路板吸收了水分。在無鉛回流焊約 260 °C 的上限溫度下，水會沸騰並產生約 46 倍大氣壓的壓力。抵抗這股壓力、將各層固定在一起的，只有一層薄薄的固化環氧樹脂。多層板由銅箔及以環氧樹脂黏合的玻璃布組成，而環氧樹脂是其中最脆弱的部分。銅和玻璃受熱時幾乎不會膨脹，樹脂卻會沿板厚方向大幅膨脹，因為該方向沒有玻璃纖維加以約束。 圖 1：含有分層預浸料層的多層 PCB 截面 因此，每次焊接都會拉扯相同的黏結面，而水分則從內部施加壓力。當其中一個黏結面脫開時，就形成分層。這解釋了為何電路板可以通過來料檢驗，卻在第二次進入焗爐時失效。本指南介紹分層如何開始、造成分層的原因、檢測方法、預防措施，以及何時可以修復已分層的電路板。 甚麼是 PCB ......
高良率 PCB 製造中在線測試的主要優勢
重點摘要 精準定位故障：ICT 逐個測試元件，即使不啟動韌體，也能報告精確到引腳的故障。 由佈局決定覆蓋率：測試覆蓋率取決於測試焊盤尺寸（0.9–1.0 mm）、間距和淨空等佈局規則。 治具與探針：大量生產使用針床治具，幾秒內即可完成測試；原型則可使用無需治具的飛針測試。 守護測量精度：守護技術可隔離平行路徑，更早發現錯誤數值並降低返工成本。 分層品質保證：將 ICT 與 AOI、AXI 結合，可以覆蓋整個組裝流程中的不同缺陷。 在線路板上，電路測試會透過壓在銅箔上的彈簧針，逐個檢查組裝完成的電路板元件。一塊完整電路板只需數秒即可完成測試。ICT 不在乎韌體是否成功啟動，因為它提出的是更具體的問題：每個元件是否具有正確數值、方向是否正確，以及是否焊接到正確網絡？功能測試失敗只能告訴你電路板無法工作，而 ICT 會指出具體焊點，例如 R14 開路，或 U3 的兩個引腳出現橋接。每一項測量都需要探針能夠接觸的測試焊盤。 圖 1：組裝 PCB 壓在針床彈簧探針上 因此，測試覆蓋率早在佈局階段就已經決定，遠早於任何治具製作。本指南將介紹 ICT 如何在生產中運作，以及針床治具如何與飛針測試比較，並說明 I......
為何 PCB 測試條對可靠電路板製造至關重要
重點摘要 破壞性測試：測試條可進行破壞性檢查，而不會損壞功能電路板。 真實製程鏡像：測試條採用完全相同的疊層及銅密度，反映整塊面板品質。 清晰量測：直線結構可進行精確的 TDR 阻抗及過孔檢查。 品質屏障：測試條失效可在出貨前識別問題面板。 PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框，會經歷相同的鑽孔、電鍍及壓合步驟，之後被折下並切成兩半。這聽起來像浪費，但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部：孔壁上的銅、內層對位，以及蝕刻後走線的實際形狀，從外觀看不到。 圖 1：生產面板旁的阻抗測試條 把測試條看成可犧牲的複製品，而不是廢料後，隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型，以及測試結果何時不再可靠。 測試條在品質保證中的作用 成品 PCB 隱藏了幾乎所有決定壽命的因素。因此，品質保證依靠可切開、加熱及拉開的犧牲樣本，而不必損壞要交付的電路板。 甚麼是 PCB 測試條？ PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表......
3D AOI 檢測詳解：如何捕捉 2D 系統漏檢的缺陷
重點摘要 3D AOI 檢測透過先進的高度及體積量測，已成為現代 PCB 組裝不可或缺的工序，可檢出傳統 2D AOI 經常漏掉的關鍵焊接缺陷，例如引腳翹起、焊料不足、枕頭效應及元件共面性問題。藉由結構光或莫爾紋技術取得精準的 3D 數據，3D AOI 可大幅減少誤判、提升一次通過率，並按照 IPC-A-610 標準確保長期可靠性。JLCPCB 將回流焊後 3D AOI 與 SPI、X-Ray 及功能測試結合，為原型及量產提供穩定高質素的 SMT 組裝。 你有否想過，現代 PCB 上的一個焊點有時比一粒沙還要小，而其品質可能決定產品是在現場使用 5 年，還是在 5 個月內失效？這正是 3D AOI 成為專業電子製造檢測標準的原因。3D A.O.I. 能準確擷取每個焊點的實際高度、體積及形狀，令隱藏缺陷變得可量化。當封裝縮小至 0201 及 01005，而 BGA 間距低於 0.4 mm 時，單純的平面相機影像已無法分辨焊料是否足夠，或引腳是否離開焊盤數微米。 你需要的是深度資訊，而 3D AOI 正好提供這一點。本文將探討 3D AOI 檢測、其量測技術、在 SMT 生產線上的應用，以及為何它始終......
如何掌握高速設計的 PCB 阻抗測試
重點摘要 TDR 驗證：阻抗測試會在測試 coupon 上使用時域反射儀（TDR），驗證高速走線。 實際因素：實際阻抗會受製造變數影響，包括走線側蝕、阻焊層及壓合後電介質厚度。 設計至製造的閉環：佈局時使用製造商提供的精確疊層及 Dk 值，並根據 TDR 報告在 ±10% 容差內優化後續版本。 阻抗測試可能決定 USB 3.0 連接是否能夠可靠運作，或是在實際使用時失效。你的佈局工具可能預測為 50 Ω，但製造過程會改變實際幾何形狀。蝕刻會令走線形成略帶梯形的截面；電介質厚度會有差異，而阻焊層也可能令最終阻抗發生偏移。 圖 1：以 TDR 取樣示波器探測阻抗 基本概念很簡單：快速訊號邊沿會直接回應其前方的走線幾何形狀。改變走線寬度、電介質高度或材料，邊沿所看到的阻抗便會不同。任何不匹配都會反射部分訊號。阻抗測試的原理，是向走線施加快速電氣階躍，然後量度由此產生的反射。本指南將說明時域反射測試（TDR）的工作方式、阻抗 coupon 的設計及校準方法，以及哪些製造差異可能令 50 Ω 走線超出容差。 PCB 阻抗控制及測試簡介 阻抗控制是你在設計中指定的目標；阻抗測試則確認製成的電路板是否真正符合該......