高密度板測試覆蓋率攻堅：PCB 製造測試中的 JTAG 邊界掃描
1 分鐘
- 一、邊界掃描工作原理
- 二、邊界掃描能覆蓋與無法覆蓋的範圍
- 三、導入過程中的兩大實務障礙
- 四、可測試性設計（DFT）實務準則
- 結論
- JTAG 邊界掃描與 PCB 測試常見問題
- 推薦閱讀
隨著球柵陣列（BGA）封裝普及，針床治具的探針無法接觸元件底部的節點，使用飛針測試一片複雜主機板可能需要半小時以上，新產品導入（NPI）階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手：板面布滿元件，測試點難以安排，傳統電路內測試（ICT）的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區，但許多團隊直到客戶進行工廠稽核時，才發現設計階段根本沒有預留相關資源。
IEEE 1149.1 標準（俗稱 JTAG）在晶片各個輸入／輸出（I/O）接腳旁嵌入掃描單元，透過 TCK、TMS、TDI 與 TDO 四條訊號線，就能驅動及讀取接腳狀態，不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連，邊界掃描能在不拆開封裝的情況下，逐一檢查網路是否存在開路或短路，這正是它的重要價值。
注意事項
JTAG 邊界掃描的價值，在於突破封裝限制以檢查數位互連，但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言（BSDL）檔案並預留測試點，才能真正提高量產測試覆蓋率。
一、邊界掃描工作原理
掃描鏈上每顆相容晶片的內部，都包含測試存取埠（TAP）控制器、指令暫存器與資料暫存器群。TAP 控制器是一個具有 16 個狀態的有限狀態機，而與接腳並聯的邊界掃描暫存器，則是測試的核心。執行外部測試指令（EXTEST）時，驅動單元會將預設邏輯準位送至接腳，相鄰晶片的接收單元再讀回實際值，逐一比對各個網路，以檢查互連開路、短路與虛焊。旁路指令可略過不參與測試的晶片，識別碼指令（IDCODE）則用於上電自我檢查時確認晶片身分。整個過程只需要一份描述掃描鏈結構的 BSDL 檔案，測試程式便可由軟體自動產生。
圖：JTAG 邊界掃描鏈工作原理示意圖
二、邊界掃描能覆蓋與無法覆蓋的範圍
邊界掃描的強項是數位 I/O 互連，包括 BGA 貼裝偏移造成的虛焊、網路開路及相鄰網路短路，這些正是治具測試容易遇到的盲區。它還能支援在線燒錄快閃記憶體，以及產品投入使用後的現場診斷，在免治具的新產品導入階段尤其有助於節省成本。
不過，它的限制同樣明確：電源網路、類比訊號與射頻通路不在掃描單元的覆蓋範圍內，晶片內部故障也無法透過這種方式直接檢出。實際策略是使用飛針測試檢查裸板開路與短路，使用邊界掃描檢查貼裝與互連，最後再進行功能測試，透過三者搭配建立完整的PCB 可測試性設計體系。
三、導入過程中的兩大實務障礙
掃描鏈不完整或文件資料不足。晶片雖然標示支援 IEEE 1149.1，但製造商提供的 BSDL 檔案可能存在語法不完整、專有指令說明不清楚，或晶片改版後檔案未同步更新等問題。此外，若掃描鏈混用 3.3 V 與 1.8 V 電壓域的元件，邏輯準位不匹配也可能導致整條掃描鏈無法運作。
缺乏測試策略。原理圖階段沒有規劃，PCB 上甚至未預留JTAG 連接器；或雖然保留了連接器，卻沒有定義任何測試流程。如此一來，邊界掃描就只能作為研發除錯介面，無法真正改善量產測試。
四、可測試性設計（DFT）實務準則
1原理圖階段確認測試資源
- 選型時確認晶片的 IEEE 1149.1 相容性，同時收集 BSDL 檔案，核對檔案與晶片修訂版本的對應關係，並將檔案納入版本控制管理。
- 保持掃描鏈上的電壓域一致，明確定義測試重設（TRST）接腳的上拉或下拉配置，預留 JTAG 連接器或板邊測試點，並清楚定義量產時是否啟用。
JTAG 量產導入重點
文件：確認 BSDL 檔案語法完整，並與晶片修訂版本一致。
電壓：統一掃描鏈的電壓域，避免直接混接 3.3 V 與 1.8 V 元件。
測試：將 JTAG、飛針測試或電路內測試（ICT）、功能測試，以及覆蓋率報告納入同一套流程。
2PCB 佈局階段建立測試通路
- 在 TCK 與 TMS 訊號線上串聯 22～33 Ω 電阻，以抑制振鈴。四條 JTAG 訊號線應搭配接地線佈線，TCK 頻率則依掃描鏈中速度最慢的元件設定。
- JTAG 測試點直徑不小於 0.8 mm，間距依治具探針規格預留，同時兼顧未來採用針床與飛針兩種測試方式的需求。
3整合測試流程與覆蓋率管理
- 將流程分為三個階段：先以飛針測試檢查裸板開路與短路，再以邊界掃描檢查貼裝互連並完成燒錄，最後進行功能測試，各階段的資料均須歸檔。
- 以網路覆蓋率作為驗收指標，目標不低於 90%。未覆蓋的網路應逐一列出，並透過功能測試補足，相關報告隨貨提交。
圖：JTAG 邊界掃描實施圖
結論
JTAG 邊界掃描並不是新技術，但在高密度電路板時代，它已從除錯工具成為量產測試的主要方法之一。成功導入的關鍵不在測試端，而在設計端：晶片選型時確認 BSDL 檔案、統一扫描鏈電壓，並提前安排連接器與測試點。可測試性設計（DFT）在原理圖階段投入一個下午，可能省下量產階段數十萬的治具費用，以及大量返修工時。
JTAG 邊界掃描與 PCB 測試常見問題
問：什麼是 JTAG 邊界掃描？
JTAG 邊界掃描依 IEEE 1149.1 標準運作，透過 TCK、TMS、TDI 與 TDO 控制晶片內部的掃描單元，在不依賴實體探針接觸的情況下，檢查數位輸入／輸出（I/O）互連。
問：邊界掃描可以檢查哪些 PCB 缺陷？
它適合檢查 BGA 虛焊、網路開路、相鄰網路短路與部分貼裝互連問題，也能支援快閃記憶體燒錄和現場診斷。電源、類比、射頻與晶片內部故障，則不在主要覆蓋範圍內。
問：JTAG 邊界掃描需要哪些文件？
掃描鏈上的每顆晶片，都需要對應版本的邊界掃描描述語言（BSDL）檔案，用來描述測試存取埠（TAP）控制器、指令暫存器、資料暫存器與掃描鏈結構。BSDL 檔案必須與晶片修訂版本一致。
問：PCB 設計時應如何預留 JTAG 測試資源？
原理圖階段應確認晶片的 IEEE 1149.1 相容性、統一扫描鏈電壓域、規劃 JTAG 連接器或板邊測試點，並在設計文件中明確定義量產測試流程。
問：JTAG 測試點有哪些 PCB 佈局要求？
TCK、TMS 等高速控制線可串聯 22～33 Ω 電阻，以抑制振鈴。測試點直徑建議不小於 0.8 mm，間距則依針床與飛針治具的規格預留。
問：邊界掃描能完全取代電路內測試或飛針測試嗎？
不能。飛針測試或電路內測試（ICT）適合開路、短路與電氣測試，邊界掃描適合數位互連與貼裝檢查，功能測試則驗證產品實際運作。三者搭配，才能建立完整的測試覆蓋範圍。
推薦閱讀
如需延伸了解 JTAG、BGA、電路內測試、飛針測試與 PCB 測試覆蓋率，可參考以下繁體中文文章：
持續學習
高密度板測試覆蓋率攻堅：PCB 製造測試中的 JTAG 邊界掃描
隨著球柵陣列（BGA）封裝普及，針床治具的探針無法接觸元件底部的節點，使用飛針測試一片複雜主機板可能需要半小時以上，新產品導入（NPI）階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手：板面布滿元件，測試點難以安排，傳統電路內測試（ICT）的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區，但許多團隊直到客戶進行工廠稽核時，才發現設計階段根本沒有預留相關資源。 IEEE 1149.1 標準（俗稱 JTAG）在晶片各個輸入／輸出（I/O）接腳旁嵌入掃描單元，透過 TCK、TMS、TDI 與 TDO 四條訊號線，就能驅動及讀取接腳狀態，不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連，邊界掃描能在不拆開封裝的情況下，逐一檢查網路是否存在開路或短路，這正是它的重要價值。 注意事項 JTAG 邊界掃描的價值，在於突破封裝限制以檢查數位互連，但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言（BSDL）檔案並預留測試點，才能真正提高量產測試覆蓋率。 一、邊界掃描工作原理 掃描鏈上每顆相容晶片的內部，都包含測試存取埠（TAP）控制器、指令暫存器與資料暫存器群。T......
濕熱環境下PCB CAF導電陽極絲失效分析與材料選型
儲能電站、車載電控、海上風電變流器的 PCB，服役環境常年高濕，設計壽命動輒十年起步。這類客訴有個共同特徵：設備間歇性死機或漏電保護誤動作，拆板送回實驗室量測，絕緣電阻又恢復正常，復測復現不了。折騰幾輪後把板子做切片，才在玻纖布層裡找到那根細如髮絲的金屬絲，PCB CAF 失效的排查至此才算摸到門。 CAF（導電陽極絲）是銅離子在高濕高壓下沿玻纖與樹脂界面電化學遷移形成的導電通道，屬於典型的 PCB 絕緣失效。它和表面枝晶不是一回事：枝晶生長在板面看得見的位置，CAF 躲在基材內部，常規目檢和簡單量測都抓不到它。PCB 耐濕可靠性做得好不好，很大程度上就看對 CAF 的認知深度。 注意事項 CAF 屬於藏在 PCB 基材內部的絕緣可靠性失效，外觀檢查正常並不代表沒有風險。設計、材料與製程必須同時管控，才能降低濕熱環境下的長期失效機率。 一、CAF 失效機理與典型形貌 CAF 生長需要四個條件同時成立：濕氣提供電解環境、導體間存在直流偏壓、玻纖／樹脂界面存在親水通道、陽極有銅源。通電後陽極銅氧化溶出 Cu+，在電場驅動下沿玻纖束表面向陰極遷移，沿途還原堆積成絲狀或樹枝狀沉積，最終把相鄰導體連通。切片......
專業製造中的 PCB 清潔度：防止污染並確保長期可靠性
在 PCB 製造過程中，電路板幾乎在每個階段都會被各種汙染物弄髒。在焊接製程中，助焊劑（不論是松香型或更新的有機型）可能留下殘渣或離子鹽，附著在焊墊與走線上並帶有黏性。接下來的蝕刻、電鍍與微蝕刻；若沖洗不完全，化學製程會在銅面上殘留金屬離子。鑽孔、成型與分板時也會產生金屬屑、玻璃纖維粉塵與基材碎片等微小顆粒。 這些碎屑可能卡在零件之間、爬進導通孔或卡在間距狹窄的導體間。在無管控的環境中，棉絮與一般灰塵等空氣汙染物只會讓風險更高。人員與機械搬運也會加劇髒汙：指紋帶有油脂與鹽分，廠內機器也可能留下一層吸濕的潤滑劑薄膜。業界研究持續指出，PCB 在整個製程中面臨各種汙染源，即使最微小的殘留也可能成為失效點。 常見汙染類別包括： 助焊劑活化劑與鹵素 金屬顆粒 灰塵、纖維與基材碎屑 殘留清洗溶劑 殘留濕氣與濕度 殘留物對電氣性能與長期可靠度的影響 身為一位正在製作 PCB 的愛好者，我逐漸了解到殘留物其實會拖慢板子性能。任何飛濺的灰塵或焊錫都可能阻擋氣流並造成熱點。灰塵會形成薄層，成為絕緣體，干擾散熱。助焊劑殘留尤其令人擔心，因為大多數會吸水，吸水後形成導電膜，降低表面絕緣電阻（SIR）。這些薄膜在電偏壓下......
高可靠訂單驗收爭議頻發：IPC‑A‑600、IPC‑A‑610與J‑STD‑001實戰對照要點
隨著車規域控制器、醫療監控設備、軌道交通、航空電子相關訂單持續增多，客戶工廠審核環節，經常會問到的第一個實際問題就是「到底依照哪一套IPC標準開展產品驗收」。實際業務當中，很多品質糾紛，根源都是標準引用搞混：電路板生產廠家按照裸板相關標準完成生產出貨，組裝端卻拿成品組裝的標準做判定退貨；供需兩方各自拿不同規範條文作為依據，造成整批貨物擱置數週，問題沒辦法閉環結案。 IPC‑A‑600用來管控裸板檢驗，IPC‑A‑610針對組裝成品檢驗，J‑STD‑001偏向焊接工藝管控，三套標準相互關聯，但各自適用範圍劃分清晰。如果採購規格只簡單標註「按照IPC三級驗收」，沒有寫明標準編號、版本以及配套規範，實際上等同於驗收條件沒有明確界定。 一、三套標準各自管控範圍 IPC‑A‑600《印製板可接受性》，屬於以圖示為主的裸板外觀判定標準。主要判定基材分層、白斑起泡、孔銅完好程度、阻焊附著力、表面處理變色這類裸板相關缺陷。實際作業一般會搭配IPC‑6012性能規範一起使用，IPC‑6012會明確孔銅厚度、介質層厚度等各項指標的最低量化要求。 IPC‑A‑610《電子組件可接受性》，用於組裝完成之後的電路板成品檢驗......
PCB 焊接性測試完整指南：J-STD-002/003、潤濕標準與可靠度
重點摘要 核心目的：在正式組裝之前確認焊料潤濕能力，避免良率下降與焊點失效。 破壞性測試：依照 J-STD-002，完成焊接性測試的元件與測試 Coupon 不得重新投入正式生產。 合格標準：元件接腳要求至少 95% 焊料覆蓋率，裸露散熱焊墊則要求至少 80%。 主要缺陷：可檢出不潤濕（基底金屬裸露）、退潤濕（焊料回縮），以及 ENIG 的 Black Pad 問題。 DFM 預防：使用 Thermal Relief、避免絲印覆蓋焊墊，並根據預期儲存壽命選擇合適的 PCB 表面處理。 焊接性測試（Solderability Test）會在您將整捲元件正式投入生產線之前，先回答一個最重要的問題：熔融焊料究竟能不能真正附著在這個表面上？如果跳過這項測試，您可能要等到回流焊完成後才得到答案——此時整批 PCB 已經出現焊點開路與元件立碑。 在本指南中，您將了解： 焊接性測試實際量測什麼，以及為什麼會發生潤濕失敗 Dip-and-Look、Wetting Balance、Solder Float 與 Reflow Simulation 的差異 J-STD-002 與 J-STD-003 的實際測試參數，包......
PCB 檢驗標準完整指南：AOI、X-Ray、ICT、FCT 與 IPC
重點摘要 多層次防護：結合 AOI、AXI、ICT 與 FCT，可以涵蓋不同檢測方式各自的盲區。 錫膏印刷：錫膏印刷可能造成高達 60% 的組裝缺陷，因此越早進行檢查越重要。 IPC 標準：IPC Class 3 將 BGA 空洞限制由 25% 收緊至 10%，因此會提高製造成本。 熱平衡：讓元件兩端在 PCB 佈局中具有相近的受熱條件，可以平衡回流焊時的拉力並降低立碑風險。 設計控制：清楚的測試焊墊以及容易辨識的極性標記，有助於提高自動化檢測的可靠度。 PCB 檢驗並不是在生產結束時只進行一次檢查，而是由多種檢查與測試方式共同組成，每個階段都針對其他方法可能無法發現的問題。AOI 可以快速找出肉眼可見的焊接缺陷，但無法看到隱藏在 BGA 下方的焊點；X 光檢查可以看到這些隱藏連接，卻仍然無法確認完成組裝的電路板是否能正常上電並按照預期運作。因此，可靠的 PCB 檢驗必須在正確的製造階段使用正確的方法。 在本指南中，您將了解： PCB 檢驗涵蓋哪些內容，從裸板一路到完成組裝的 PCBA AOI、X 光、ICT 與功能測試之間的差異 哪些焊點缺陷最容易造成產品現場退貨 焊球內部允許存在多少空洞 IP......