測試 PCB 電路板：完整測試方法與最佳實務
1 分鐘
- 為何徹底的 PCB 測試如此重要
- 為何需要這麼多種 PCB 測試？
- 必備測試方法：
- 常見 PCB 缺陷與早期捕捉方法
- 快速環境與可靠度測試
- 自有實驗室 vs 委外測試
- 2025 趨勢搶先看
- 最佳實踐與結語：
身為 PCB 製造商，我們始終進行多階段測試，因為如果您曾經設計過一塊 PCB，並將精心佈線的板子送到 JLC，滿懷期待地等待送達，像拆新 iPhone 一樣開箱，結果卻發現一個肉眼幾乎看不見的焊錫橋就足以讓您的傑作淪為高級杯墊——這正是 PCB 測試存在的理由，而我們對此更加重視。
PCB 測試就像電子產品在正式上崗前的「健康檢查」。然而，在電子產業中，我們會使用各種機器與測試方法，本文將進一步說明。PCB 會經歷多層次測試，每一層都旨在捕捉不同類型的缺陷。在本詳細指南中，我們將檢視每一種 PCB 測試方法 並說明測試順序。我們將了解每個階段為何不可或缺。確認 PCB 製造商是否確實採用這些技術，永遠是明智之舉。
為何徹底的 PCB 測試如此重要
PCB 測試是一項結構化流程，用於驗證 PCB 的電氣與功能正確性，所有測試都在板子製造與組裝完成後進行。目標非常簡單：
製造商必須確保每一片 PCB 都能完全依照設計運作。在 PCB 製造 與元件放置後，會檢查焊錫品質與功能行為。為了所有這些測試，PCB 製造商設計了完善的測試流程，以減少電路失效與生產延遲。
失效成本 vs 昂貴的現場退貨
如前言所述，成本與時間是測試的兩大關鍵。在製造初期發現的失效，修復成本通常只要幾分錢；同樣的失效若在現場才發現，可能花費數百甚至數千元。以下為基本的 10 倍法則 breakdown：
PCB 製造期間失效（裸板階段）： 成本屬低至中等，因為缺陷在裸板階段就被發現，可在元件上件前報廢或重製。
工廠測試期間失效： 成本屬中等到高，因為涉及組裝工時、焊錫成本、部分元件，以及重工與人力時間。但仍比處理客訴便宜。
客戶端失效： 成本極高，原因包括：
- 退換貨物流
- 替換品
- 客戶信任受損
- 售後服務人力
保固索賠與負面評價將不可避免地衝擊未來銷售。
PCB 測試的關鍵產業標準（IPC-6012 與 IPC-A-600）
為確保每片 PCB 符合全球品質期望，電子業主要遵循 IPC 標準。其中與 PCB 測試最相關的兩項為：
IPC-6012：硬質 PCB 性能規範
此標準定義裸板在組裝前必須達到的最低製造品質，並將品質等級分為三類：從消費級（Class 1）到高可靠軍醫級（Class 3）。規範內容包括：
- 導體寬度／間距公差
- 電鍍銅厚度
- 導通孔品質與孔壁完整性
- 防焊層精度
- 表面處理要求
IPC-A-600：印刷板可接受性：
IPC-A-600 是 PCB 品質外觀檢查的聖經。IPC-6012 定義如何「製造」，IPC-A-600 則定義「製造好後應該長什麼樣」。內容涵蓋：
- 可接受與缺陷範例對照
- 導通孔與焊墊的切片影像
- 孔、焊墊與防焊層判定準則
- 不同等級板件的缺陷容許值
這兩項標準共同構成了現代 PCB 測試實務的基石。
為何需要這麼多種 PCB 測試？
因為沒有任何單一測試能抓出所有缺陷。每種方法專精於特定問題；下方流程圖顯示確切測試流程。
- 裸板測試：斷線、短路、不良導通孔
- SPI：檢查焊錫膏量
- AOI：可見置件與焊點缺陷
- X-Ray：透視 BGA/QFN 隱藏焊點
- ICT：電氣連通與元件值
- 通電測試：安全電源行為
- 功能測試：產品功能驗證
這種多層次測試策略為最終產品建立信心。
必備測試方法：
1) 裸板電性測試：
此測試在尚未焊接任何元件前執行，僅驗證走線與銅箔。利用電性探針檢查開路、短路、未鍍通孔失效及 網表走線 錯誤，避免昂貴元件被貼在缺陷板上。
2) 焊錫膏檢測（SPI）：
SPI 利用 3D 量測檢查焊錫膏體積：過多錫膏會在細間距焊墊間形成橋接；過少則造成空焊。若錫膏未如預期熔融，可能導致黏著不良或立碑。
3) 回焊前 AOI：
自動光學檢測 在錫膏檢測後執行，確認所有元件置放正確。AOI 機台自動辨識元件方向與極性標記，若發現異常會標示位置，便於直接拔起重置。
4) 回焊後 AOI：
回焊完成、元件固定後的主要檢查。回焊可能產生多種問題（詳見另篇回流指南）。回焊後 AOI 查找橋接、空焊、翹腳，同時辨識偏移與冷焊，可攔截 80–90% 表面缺陷。
5) X-Ray 檢測（AXI/MXI）：
專門用於 BGA、QFN、LGA、Micro-BGA。X-Ray 可透視 BGA 內部焊球與空洞率，補足 AOI 無法看到的隱藏焊點，偵測枕頭效應與內部焊墊短路。
6) 線上測試（ICT）或飛針測試
外觀檢查後，再確認網路連通與類比參數，再次驗證電源軌與元件值。小量用 飛針，大量則用 ICT 治具。
7) 功能測試（FCT）
設計時最重要的問題是：「產品真的能用嗎？」為確保如此，業界必須依訂單時提供的規格進行驗證，包括：
- 感測器校準
- 無線通訊
- 協議測試
- 馬達控制
- 顯示輸出
- 韌體執行
功能測試驗證實際性能。
常見 PCB 缺陷與早期捕捉方法
即使設計完美的 PCB 也可能因微小製造瑕疵而失效。每家 PCB 製造商 都有早期攔截技巧，好消息是，前述 AOI、X-Ray、ICT、功能測試幾乎能全部攔截。以下為製程中必檢的 8 大失效清單：
8 大常見缺陷：
您必須留意以下最常見缺陷：
- 短路： 通常因焊錫過多在細間距焊墊間形成橋接。
- 開路： 焊錫不足或回焊過程中走線斷裂。
- 冷焊： 機械強度不足，在振動下易斷裂。
- 立碑： 小尺寸 SMD 電阻／電容因回焊張力不均單邊翹起。
- 空洞： 焊點內部氣泡，常見於 BGA 下方。
- 元件偏移： 焊錫不均造成間歇或開路。
- 元件值錯誤： 電阻或電容值錯料。
- 分層： 裸板層間剝離，因壓合不良或過熱。
快速環境與可靠度測試
板子必須承受長期使用、振動與極端溫度。儘管產品在實驗室生產，環境測試可確保設計在真實條件下也能運作。
熱循環與燒機基礎：
1. 熱循環： 將 PCB 在 –40°C 至 +85°C 間循環，檢查應力失效、材料膨脹不匹配與焊點疲勞。反覆升降溫可提前暴露薄弱焊點與裂紋。
2. 燒機測試： 連續 8–72 小時在高溫（55–70°C）下運行，使所有元件在負載下受壓，捕捉早期失效（嬰兒死亡率）。兩者結合可大幅降低現場保固問題。
自有實驗室 vs 委外測試
並非每家公司都需要完整測試實驗室。部分中小企業難以負擔設備、空間與技術人力。自有或委外取決於產品複雜度與數量。
何時自建，何時委外
自建時機：
- 原型或早期開發階段
- 需快速迭代與除錯
- 中低量產
- 需客製功能測試或韌體測試
- 治具成本不符委外效益
委外時機：
- 大量生產
- ICT、AOI、SPI、X-Ray 設備太貴
- 需認證測試（EMI/EMC、UL、CE、車規）
- 需統計製程管制與良率優化
2025 趨勢搶先看
PCB 測試因自動化與 AI 進步而飛速演進。板子愈來愈小、功能愈強，傳統檢測工具也升級為更聰明的演算法。
AI 檢測與高速板測試
1. AI 型 AOI 系統：
現代 AOI 利用機器學習：
- 降低誤判
- 辨識重複缺陷模式
- 自動調整檢測閾值
- 在反光或不平表面仍能辨識焊點缺陷
AI-AOI 將成為中高速 SMT 產線標配。
2. 高速電性測試：
高速數位板（PCIe、DDR5、MIPI、SerDes）需要：
- TDR 阻抗檢測
- 眼圖分析
- 自動 SI/PI 驗證
- GHz 等級高速飛針系統
2025 年起，生產線上的自動 SI/PI 測試將從奢侈品變成必需品。
最佳實踐與結語：
我們已涵蓋幾乎所有內容並回答大多數疑問。PCB 測試不是選項，而是每家製造廠的必需。擁有這些知識，您也能在板廠監控整個流程，確保測試確實執行。
設計階段的最佳實踐包括添加測試點：
- 接地
- 所有電源軌
- 關鍵訊號（RESET、SWD、UART、時脈）
- 為 AOI 加上清晰方向標記
- 使用基準點（Fiducial）
應備妥完整測試程序文件並附註解給製造商，若待測設計未達規格，可在早期快速定位。上述測試皆須依序完成。如需更多細節，可向 JLCPCB 尋求協助。
持續學習
為何 PCB 測試條對可靠電路板製造至關重要
重點摘要 破壞性測試：測試條可進行破壞性檢查，而不會損壞功能電路板。 真實製程鏡像：測試條採用完全相同的疊層及銅密度，反映整塊面板品質。 清晰量測：直線結構可進行精確的 TDR 阻抗及過孔檢查。 品質屏障：測試條失效可在出貨前識別問題面板。 PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框，會經歷相同的鑽孔、電鍍及壓合步驟，之後被折下並切成兩半。這聽起來像浪費，但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部：孔壁上的銅、內層對位，以及蝕刻後走線的實際形狀，從外觀看不到。 圖 1：生產面板旁的阻抗測試條 把測試條看成可犧牲的複製品，而不是廢料後，隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型，以及測試結果何時不再可靠。 測試條在品質保證中的作用 成品 PCB 隱藏了幾乎所有決定壽命的因素。因此，品質保證依靠可切開、加熱及拉開的犧牲樣本，而不必損壞要交付的電路板。 甚麼是 PCB 測試條？ PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表......
3D AOI 檢測詳解：如何捕捉 2D 系統漏檢的缺陷
重點摘要 3D AOI 檢測透過先進的高度及體積量測，已成為現代 PCB 組裝不可或缺的工序，可檢出傳統 2D AOI 經常漏掉的關鍵焊接缺陷，例如引腳翹起、焊料不足、枕頭效應及元件共面性問題。藉由結構光或莫爾紋技術取得精準的 3D 數據，3D AOI 可大幅減少誤判、提升一次通過率，並按照 IPC-A-610 標準確保長期可靠性。JLCPCB 將回流焊後 3D AOI 與 SPI、X-Ray 及功能測試結合，為原型及量產提供穩定高質素的 SMT 組裝。 你有否想過，現代 PCB 上的一個焊點有時比一粒沙還要小，而其品質可能決定產品是在現場使用 5 年，還是在 5 個月內失效？這正是 3D AOI 成為專業電子製造檢測標準的原因。3D A.O.I. 能準確擷取每個焊點的實際高度、體積及形狀，令隱藏缺陷變得可量化。當封裝縮小至 0201 及 01005，而 BGA 間距低於 0.4 mm 時，單純的平面相機影像已無法分辨焊料是否足夠，或引腳是否離開焊盤數微米。 你需要的是深度資訊，而 3D AOI 正好提供這一點。本文將探討 3D AOI 檢測、其量測技術、在 SMT 生產線上的應用，以及為何它始終......
如何掌握高速設計的 PCB 阻抗測試
重點摘要 TDR 驗證：阻抗測試會在測試 coupon 上使用時域反射儀（TDR），驗證高速走線。 實際因素：實際阻抗會受製造變數影響，包括走線側蝕、阻焊層及壓合後電介質厚度。 設計至製造的閉環：佈局時使用製造商提供的精確疊層及 Dk 值，並根據 TDR 報告在 ±10% 容差內優化後續版本。 阻抗測試可能決定 USB 3.0 連接是否能夠可靠運作，或是在實際使用時失效。你的佈局工具可能預測為 50 Ω，但製造過程會改變實際幾何形狀。蝕刻會令走線形成略帶梯形的截面；電介質厚度會有差異，而阻焊層也可能令最終阻抗發生偏移。 圖 1：以 TDR 取樣示波器探測阻抗 基本概念很簡單：快速訊號邊沿會直接回應其前方的走線幾何形狀。改變走線寬度、電介質高度或材料，邊沿所看到的阻抗便會不同。任何不匹配都會反射部分訊號。阻抗測試的原理，是向走線施加快速電氣階躍，然後量度由此產生的反射。本指南將說明時域反射測試（TDR）的工作方式、阻抗 coupon 的設計及校準方法，以及哪些製造差異可能令 50 Ω 走線超出容差。 PCB 阻抗控制及測試簡介 阻抗控制是你在設計中指定的目標；阻抗測試則確認製成的電路板是否真正符合該......
高密度板測試覆蓋率攻堅：PCB 製造測試中的 JTAG 邊界掃描
隨著球柵陣列（BGA）封裝普及，針床治具的探針無法接觸元件底部的節點，使用飛針測試一片複雜主機板可能需要半小時以上，新產品導入（NPI）階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手：板面布滿元件，測試點難以安排，傳統電路內測試（ICT）的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區，但許多團隊直到客戶進行工廠稽核時，才發現設計階段根本沒有預留相關資源。 IEEE 1149.1 標準（俗稱 JTAG）在晶片各個輸入／輸出（I/O）接腳旁嵌入掃描單元，透過 TCK、TMS、TDI 與 TDO 四條訊號線，就能驅動及讀取接腳狀態，不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連，邊界掃描能在不拆開封裝的情況下，逐一檢查網路是否存在開路或短路，這正是它的重要價值。 注意事項 JTAG 邊界掃描的價值，在於突破封裝限制以檢查數位互連，但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言（BSDL）檔案並預留測試點，才能真正提高量產測試覆蓋率。 一、邊界掃描工作原理 掃描鏈上每顆相容晶片的內部，都包含測試存取埠（TAP）控制器、指令暫存器與資料暫存器群。T......
濕熱環境下PCB CAF導電陽極絲失效分析與材料選型
儲能電站、車載電控、海上風電變流器的 PCB，服役環境常年高濕，設計壽命動輒十年起步。這類客訴有個共同特徵：設備間歇性死機或漏電保護誤動作，拆板送回實驗室量測，絕緣電阻又恢復正常，復測復現不了。折騰幾輪後把板子做切片，才在玻纖布層裡找到那根細如髮絲的金屬絲，PCB CAF 失效的排查至此才算摸到門。 CAF（導電陽極絲）是銅離子在高濕高壓下沿玻纖與樹脂界面電化學遷移形成的導電通道，屬於典型的 PCB 絕緣失效。它和表面枝晶不是一回事：枝晶生長在板面看得見的位置，CAF 躲在基材內部，常規目檢和簡單量測都抓不到它。PCB 耐濕可靠性做得好不好，很大程度上就看對 CAF 的認知深度。 注意事項 CAF 屬於藏在 PCB 基材內部的絕緣可靠性失效，外觀檢查正常並不代表沒有風險。設計、材料與製程必須同時管控，才能降低濕熱環境下的長期失效機率。 一、CAF 失效機理與典型形貌 CAF 生長需要四個條件同時成立：濕氣提供電解環境、導體間存在直流偏壓、玻纖／樹脂界面存在親水通道、陽極有銅源。通電後陽極銅氧化溶出 Cu+，在電場驅動下沿玻纖束表面向陰極遷移，沿途還原堆積成絲狀或樹枝狀沉積，最終把相鄰導體連通。切片......
專業製造中的 PCB 清潔度：防止污染並確保長期可靠性
在 PCB 製造過程中，電路板幾乎在每個階段都會被各種汙染物弄髒。在焊接製程中，助焊劑（不論是松香型或更新的有機型）可能留下殘渣或離子鹽，附著在焊墊與走線上並帶有黏性。接下來的蝕刻、電鍍與微蝕刻；若沖洗不完全，化學製程會在銅面上殘留金屬離子。鑽孔、成型與分板時也會產生金屬屑、玻璃纖維粉塵與基材碎片等微小顆粒。 這些碎屑可能卡在零件之間、爬進導通孔或卡在間距狹窄的導體間。在無管控的環境中，棉絮與一般灰塵等空氣汙染物只會讓風險更高。人員與機械搬運也會加劇髒汙：指紋帶有油脂與鹽分，廠內機器也可能留下一層吸濕的潤滑劑薄膜。業界研究持續指出，PCB 在整個製程中面臨各種汙染源，即使最微小的殘留也可能成為失效點。 常見汙染類別包括： 助焊劑活化劑與鹵素 金屬顆粒 灰塵、纖維與基材碎屑 殘留清洗溶劑 殘留濕氣與濕度 殘留物對電氣性能與長期可靠度的影響 身為一位正在製作 PCB 的愛好者，我逐漸了解到殘留物其實會拖慢板子性能。任何飛濺的灰塵或焊錫都可能阻擋氣流並造成熱點。灰塵會形成薄層，成為絕緣體，干擾散熱。助焊劑殘留尤其令人擔心，因為大多數會吸水，吸水後形成導電膜，降低表面絕緣電阻（SIR）。這些薄膜在電偏壓下......