PCB 中的 Via-in-Pad:優勢與挑戰
1 分鐘
在印刷電路板(PCB)設計中,焊盤內導通孔(via-in-pad)已成為廣泛採用的技術,特別是在高密度互連(HDI)設計中。它特別適用於封裝間距為 0.8 mm 或更小的 BGA。此方法將導通孔直接置於元件的表面貼裝焊盤內,帶來多項設計與性能優勢,例如:將去耦電容更靠近 IC 接腳放置,提升旁路與雜訊性能。正確實施焊盤內導通孔可確保熱性能、RF 屏蔽與電源應用的相容性。然而,焊盤內導通孔在製造上帶來獨特挑戰,需在設計與生產階段審慎考量。本文探討在 PCB 設計中使用焊盤內導通孔的優點、挑戰與實務考量。
導通孔用於在多層 PCB 的不同層之間傳輸電氣訊號。與其將訊號從接腳拉出再放置傳統導通孔,不如直接在焊盤上製作導通孔。焊盤內導通孔可節省空間、簡化佈線、改善熱管理,並降低寄生電感。焊盤內導通孔通常比傳統導通孔更昂貴。設計者必須確認其 PCB 製造商的設計能力,並從 PCB 設計工具中提取所有必要檔案,以確保電路板順利製造。
什麼是焊盤?為何使用焊盤內導通孔?
焊盤 是 PCB 上的導電區域,用於焊接元件。焊盤對於確保元件與電路板之間可靠的電氣與機械連接至關重要。在傳統設計中,導通孔放置在焊盤外部以連接不同 PCB 層。然而,在空間有限的 HDI 設計中,將導通孔置於焊盤內(即焊盤內導通孔)可最佳化空間利用率並提升電氣性能。
焊盤內導通孔特別適用於:
- 高密度設計
- BGA 封裝
- 高速設計
- 熱管理
還有許多其他優點,例如改善訊號完整性,我們將在下方獨立章節討論。
焊盤內導通孔的設計考量
實施焊盤內導通孔需遵循特定設計準則,以確保可製造性與可靠性:
- 導通孔填塞與覆蓋:開放式導通孔可能導致焊料被吸入孔內,造成焊盤焊料不足。為防止此情況,導通孔必須以環氧樹脂填塞並覆蓋銅層。
- 焊盤定義:金屬定義焊盤應完全包覆導通孔以避免焊料擴散,而防焊定義焊盤則允許導通孔有限度地置於焊盤內。
- 熱與 RF 考量:對於電源應用,焊盤內的熱導通孔可增強散熱;對於 RF 設計,焊盤內導通孔可將阻抗不連續性降至最低。
- 銅厚度:確保導通孔電鍍銅厚度足夠,以承受機械與熱應力。
- 防焊層:適當的防焊層覆蓋可防止焊料橋接,確保焊點牢固。
焊盤內導通孔提升元件密度:
使用焊盤內導通孔的主要原因是提升 PCB 佈局的元件密度,但成本較高。正確使用焊盤內導通孔需將導通孔填塞並電鍍覆蓋,以提供 SMD 元件可焊接表面。只要遵循此做法,即可避免組裝問題。現在您可以試試 JLCPCB 的免費焊盤內導通孔製程,將 PCB 設計效率提升 200%。
由於焊盤內導通孔用於高密度 PCB 佈局,因此可大幅提升元件放置密度。若計畫使用焊盤內導通孔,必須將導通孔填塞,防止焊料被吸至板子另一側並造成組裝缺陷。只要遵循此首要準則,即可成功利用焊盤內導通孔提升 PCB 佈局的元件密度。
焊盤內導通孔的優點:
如前所述,使用焊盤內導通孔的主要原因之一是節省空間。讓設計者直接將導通孔置於焊盤下方,不僅騰出空間,也簡化佈線(特別是 BGA 封裝)。同時顯著提升 PCB 上熱源的散熱效果。焊盤內導通孔也讓設計者將旁路電容更靠近元件放置,將電感降至最低。對於高速設計與介面,這可改善訊號完整性。更具體地說,焊盤內導通孔技術的關鍵優點如下:
- 空間最佳化:實現緊湊佈局,特別適用於 BGA 與小型元件。
- 改善訊號完整性:縮短走線長度,將訊號損失與干擾降至最低。
- 增強熱性能:焊盤內導通孔作為熱傳導通道,有效散熱。
- 簡化佈線:減少額外走線需求,便於密集設計佈線。
- 旁路電容更靠近:讓電容更靠近元件接腳,改善電源傳輸。
焊盤內導通孔的挑戰與缺點:
使用焊盤內導通孔有一些缺點,需事先了解以做出明智的設計選擇。PCB 設計者在選擇焊盤內導通孔設計前,最好先檢視以下要點。若導通孔未精確放置與填塞,會產生表面凸起。這些表面不規則會使元件焊接(特別是接點細小的小型元件)變得複雜。因此,製造商在製作焊盤內導通孔時,必須確保消除所有表面凸起。若缺乏適當的製造技術,焊盤內導通孔將難以設計與實現。
- 製造複雜度:需先進製程如導通孔填塞與平坦化,增加製造成本。
- 焊接問題:開放式導通孔可能導致焊料被吸入,形成弱焊點。
- 設計限制:導通孔放置不當可能導致立碑效應或焊膏擴散。
- 熱膨脹:材料間熱膨脹不匹配可能導致機械應力與失效。
實際應用:
焊盤內導通孔常與 BGA 封裝元件搭配使用,因為內部幾乎沒有空間放置其他導通孔。BGA 的焊球尺寸與鄰近接腳間距可能僅有零點幾毫米,使得表面佈線極為困難。可從每支接腳拉出極細走線至適當位置再製作導通孔。
但這並非最佳做法。BGA 封裝元件的接腳以矩陣方式排列,每支接腳都有小型焊球。與其他常見封裝如雙列直插(DIL)相比,BGA 提供更高封裝效率與堅固性。替代方案是,與其將所有接腳拉出並在遠離元件處製作導通孔,不如直接在 BGA 焊盤下方製作導通孔,將元件接腳攜帶的訊號傳送至所需 PCB 層。採用此類設計的裝置包括:
- 智慧型手機與穿戴裝置,其中緊湊設計至關重要。
- 高頻 RF 電路,需將訊號衰減降至最低。
- 電源電子,需增強散熱。
- 醫療設備,可靠性與空間效率至關重要。
焊盤內導通孔 vs 傳統導通孔:
對於許多在日常應用中使用印刷電路板的產業人士而言,傳統導通孔與焊盤內導通孔(VIP)之間的選擇仍充滿神秘感。有人質疑是否值得花費成本嘗試 VIP,以及 VIP 是否會成為未來所有印刷電路板的標準。
若您仍不確定該選擇傳統導通孔還是焊盤內導通孔,Millennium Circuits Limited 可提供協助。我們是全球印刷電路板供應專家,對 PCB 設計瞭若指掌。我們擁有優秀的設計師、製造商與工程師,精通 PCB 設計的各個面向,包括導通孔放置。
JLCPCB 的焊盤內導通孔服務:
領先 PCB 製造商 JLCPCB 提供先進的焊盤內導通孔服務,滿足現代設計需求。其服務包含導通孔填塞、覆蓋與電鍍,將焊料吸入降至最低並確保可靠連接。憑藉最先進的製程,JLCPCB 為 HDI 設計提供高性價比解決方案,讓設計者以高精度與高效率實現焊盤內導通孔。 請參閱我們關於 6-2- 層焊盤內導通孔設計的完整文章。
結論:
焊盤內導通孔是現代 PCB 設計的強大技術,提供空間效率、電氣性能提升與熱管理優勢。然而,它也帶來製造與設計挑戰,需仔細規劃並與值得信賴的 PCB 製造商(如 JLCPCB)合作。透過了解其優點與限制,設計者可利用焊盤內導通孔實現高性能且可靠的 PCB 設計。憑藉適當的設計實務與先進製造支援,焊盤內導通孔將持續在推進 PCB 技術中扮演關鍵角色。
持續學習
高良率 PCB 製造中在線測試的主要優勢
重點摘要 精準定位故障:ICT 逐個測試元件,即使不啟動韌體,也能報告精確到引腳的故障。 由佈局決定覆蓋率:測試覆蓋率取決於測試焊盤尺寸(0.9–1.0 mm)、間距和淨空等佈局規則。 治具與探針:大量生產使用針床治具,幾秒內即可完成測試;原型則可使用無需治具的飛針測試。 守護測量精度:守護技術可隔離平行路徑,更早發現錯誤數值並降低返工成本。 分層品質保證:將 ICT 與 AOI、AXI 結合,可以覆蓋整個組裝流程中的不同缺陷。 在線路板上,電路測試會透過壓在銅箔上的彈簧針,逐個檢查組裝完成的電路板元件。一塊完整電路板只需數秒即可完成測試。ICT 不在乎韌體是否成功啟動,因為它提出的是更具體的問題:每個元件是否具有正確數值、方向是否正確,以及是否焊接到正確網絡?功能測試失敗只能告訴你電路板無法工作,而 ICT 會指出具體焊點,例如 R14 開路,或 U3 的兩個引腳出現橋接。每一項測量都需要探針能夠接觸的測試焊盤。 圖 1:組裝 PCB 壓在針床彈簧探針上 因此,測試覆蓋率早在佈局階段就已經決定,遠早於任何治具製作。本指南將介紹 ICT 如何在生產中運作,以及針床治具如何與飛針測試比較,並說明 I......
為何 PCB 測試條對可靠電路板製造至關重要
重點摘要 破壞性測試:測試條可進行破壞性檢查,而不會損壞功能電路板。 真實製程鏡像:測試條採用完全相同的疊層及銅密度,反映整塊面板品質。 清晰量測:直線結構可進行精確的 TDR 阻抗及過孔檢查。 品質屏障:測試條失效可在出貨前識別問題面板。 PCB 測試條是訂單中刻意被破壞的一部分。它位於電路板旁的面板邊框,會經歷相同的鑽孔、電鍍及壓合步驟,之後被折下並切成兩半。這聽起來像浪費,但它代表了其他方法無法接觸的內部結構。決定電路板能否長期可靠工作的部分幾乎都埋在內部:孔壁上的銅、內層對位,以及蝕刻後走線的實際形狀,從外觀看不到。 圖 1:生產面板旁的阻抗測試條 把測試條看成可犧牲的複製品,而不是廢料後,隨板附上的品質報告便容易理解。本指南介紹測試條包含的結構、在面板上的位置、IPC 測試條類型,以及測試結果何時不再可靠。 測試條在品質保證中的作用 成品 PCB 隱藏了幾乎所有決定壽命的因素。因此,品質保證依靠可切開、加熱及拉開的犧牲樣本,而不必損壞要交付的電路板。 甚麼是 PCB 測試條? PCB 測試條是整合在面板中、位於電路板旁的小型非功能銅箔及層壓板區塊。它會與電路板一起鑽孔、電鍍、壓合及完成表......
3D AOI 檢測詳解:如何捕捉 2D 系統漏檢的缺陷
重點摘要 3D AOI 檢測透過先進的高度及體積量測,已成為現代 PCB 組裝不可或缺的工序,可檢出傳統 2D AOI 經常漏掉的關鍵焊接缺陷,例如引腳翹起、焊料不足、枕頭效應及元件共面性問題。藉由結構光或莫爾紋技術取得精準的 3D 數據,3D AOI 可大幅減少誤判、提升一次通過率,並按照 IPC-A-610 標準確保長期可靠性。JLCPCB 將回流焊後 3D AOI 與 SPI、X-Ray 及功能測試結合,為原型及量產提供穩定高質素的 SMT 組裝。 你有否想過,現代 PCB 上的一個焊點有時比一粒沙還要小,而其品質可能決定產品是在現場使用 5 年,還是在 5 個月內失效?這正是 3D AOI 成為專業電子製造檢測標準的原因。3D A.O.I. 能準確擷取每個焊點的實際高度、體積及形狀,令隱藏缺陷變得可量化。當封裝縮小至 0201 及 01005,而 BGA 間距低於 0.4 mm 時,單純的平面相機影像已無法分辨焊料是否足夠,或引腳是否離開焊盤數微米。 你需要的是深度資訊,而 3D AOI 正好提供這一點。本文將探討 3D AOI 檢測、其量測技術、在 SMT 生產線上的應用,以及為何它始終......
如何掌握高速設計的 PCB 阻抗測試
重點摘要 TDR 驗證:阻抗測試會在測試 coupon 上使用時域反射儀(TDR),驗證高速走線。 實際因素:實際阻抗會受製造變數影響,包括走線側蝕、阻焊層及壓合後電介質厚度。 設計至製造的閉環:佈局時使用製造商提供的精確疊層及 Dk 值,並根據 TDR 報告在 ±10% 容差內優化後續版本。 阻抗測試可能決定 USB 3.0 連接是否能夠可靠運作,或是在實際使用時失效。你的佈局工具可能預測為 50 Ω,但製造過程會改變實際幾何形狀。蝕刻會令走線形成略帶梯形的截面;電介質厚度會有差異,而阻焊層也可能令最終阻抗發生偏移。 圖 1:以 TDR 取樣示波器探測阻抗 基本概念很簡單:快速訊號邊沿會直接回應其前方的走線幾何形狀。改變走線寬度、電介質高度或材料,邊沿所看到的阻抗便會不同。任何不匹配都會反射部分訊號。阻抗測試的原理,是向走線施加快速電氣階躍,然後量度由此產生的反射。本指南將說明時域反射測試(TDR)的工作方式、阻抗 coupon 的設計及校準方法,以及哪些製造差異可能令 50 Ω 走線超出容差。 PCB 阻抗控制及測試簡介 阻抗控制是你在設計中指定的目標;阻抗測試則確認製成的電路板是否真正符合該......
高密度板測試覆蓋率攻堅:PCB 製造測試中的 JTAG 邊界掃描
隨著球柵陣列(BGA)封裝普及,針床治具的探針無法接觸元件底部的節點,使用飛針測試一片複雜主機板可能需要半小時以上,新產品導入(NPI)階段還需要額外支出治具費用。雙面高密度電路板的情況更加棘手:板面布滿元件,測試點難以安排,傳統電路內測試(ICT)的覆蓋率也受到限制。邊界掃描測試正是為了處理這類測試盲區,但許多團隊直到客戶進行工廠稽核時,才發現設計階段根本沒有預留相關資源。 IEEE 1149.1 標準(俗稱 JTAG)在晶片各個輸入/輸出(I/O)接腳旁嵌入掃描單元,透過 TCK、TMS、TDI 與 TDO 四條訊號線,就能驅動及讀取接腳狀態,不依賴實體探針接觸。對於測試治具無法接觸的BGA 互連,邊界掃描能在不拆開封裝的情況下,逐一檢查網路是否存在開路或短路,這正是它的重要價值。 注意事項 JTAG 邊界掃描的價值,在於突破封裝限制以檢查數位互連,但它不能取代所有 PCB 測試。設計階段預先規劃掃描鏈、準備邊界掃描描述語言(BSDL)檔案並預留測試點,才能真正提高量產測試覆蓋率。 一、邊界掃描工作原理 掃描鏈上每顆相容晶片的內部,都包含測試存取埠(TAP)控制器、指令暫存器與資料暫存器群。T......
濕熱環境下PCB CAF導電陽極絲失效分析與材料選型
儲能電站、車載電控、海上風電變流器的 PCB,服役環境常年高濕,設計壽命動輒十年起步。這類客訴有個共同特徵:設備間歇性死機或漏電保護誤動作,拆板送回實驗室量測,絕緣電阻又恢復正常,復測復現不了。折騰幾輪後把板子做切片,才在玻纖布層裡找到那根細如髮絲的金屬絲,PCB CAF 失效的排查至此才算摸到門。 CAF(導電陽極絲)是銅離子在高濕高壓下沿玻纖與樹脂界面電化學遷移形成的導電通道,屬於典型的 PCB 絕緣失效。它和表面枝晶不是一回事:枝晶生長在板面看得見的位置,CAF 躲在基材內部,常規目檢和簡單量測都抓不到它。PCB 耐濕可靠性做得好不好,很大程度上就看對 CAF 的認知深度。 注意事項 CAF 屬於藏在 PCB 基材內部的絕緣可靠性失效,外觀檢查正常並不代表沒有風險。設計、材料與製程必須同時管控,才能降低濕熱環境下的長期失效機率。 一、CAF 失效機理與典型形貌 CAF 生長需要四個條件同時成立:濕氣提供電解環境、導體間存在直流偏壓、玻纖/樹脂界面存在親水通道、陽極有銅源。通電後陽極銅氧化溶出 Cu+,在電場驅動下沿玻纖束表面向陰極遷移,沿途還原堆積成絲狀或樹枝狀沉積,最終把相鄰導體連通。切片......