透過精密製程實現高頻 PCB 的可靠訊號性能
1 分鐘
- 選擇材料,實現卓越高頻性能
- 高頻 PCB 的必備設計技巧
- 高頻 PCB 的專家級製程
- JLCPCB 在高頻 PCB 交付上的成熟能力
- 常見問題(FAQ)
近期,電子產業持續推高頻率,使得原本單純的 PCB 變成必須嚴肅對待的射頻元件。當前的高頻PCB 設計,其運作速度在十年前簡直難以想像。5G 毫米波基地台在 24–40 GHz 頻段運作,車用雷達晶片工作在 77 GHz,Wi-Fi 7 突破 6 GHz,就連所謂的數位高速序列連接如 PCIe Gen5 與 USB4,也將訊號推進到數 GHz 領域。
在這些 GHz 頻率下,PCB 基材不再只是被動背景。板內任何元素——介電材料、銅箔粗糙度、導通孔幾何、走線尺寸,甚至表面處理——都會在訊號路徑中造成可量化的損耗。若在高頻PCB 設計時忽略這些效懿,將導致訊噪比劣化、傳輸距離縮短、位元錯誤率上升,甚至面臨法規認證陷阱。

優質高頻 PCB 的需求從未如此迫切,容錯空間也從未如此狹窄。要做對,必須選對材料、做好設計,再把細節交給製造專家。
訊號損耗、阻抗不匹配與串擾等挑戰
高頻PCB 設計面臨三大首要挑戰。訊號損耗(插入損耗)是訊號能量在板內傳輸時的累積衰減,來源有二:介電損耗(基材吸收能量)與導體損耗(銅箔因趨膚效應與表面粗糙度而耗散熱能)。兩者皆隨頻率升高而加劇,因此材料選擇至關重要。
阻抗不匹配發生在傳輸線特性阻抗沿路徑變化時:可能因走線寬度變化、經導通孔換層、連接器介面或基材特性改變所致。任何不匹配都會產生反射,奪走傳輸訊號能量,並可能形成駐波,扭曲頻率響應。
串擾:相鄰訊號走線間的無意耦合,隨頻率升高而愈發棘手,因耦合係數隨頻率增加。在 1 GHz 看似足夠的走線間距,到了 10 GHz 可能產生無法接受的串擾,需要更大間距或屏蔽結構。
選擇材料,實現卓越高頻性能
低損耗板材:Rogers、Teflon 與混合方案
標準 FR-4 板材雖足以應付數百 MHz 以下的數位設計,但在更高頻率下損耗急劇增加。其在 10 GHz 的損耗因子(Df)達 0.020 或更高,使多數 1–2 GHz 以上的高頻 PCB 應用望而卻步。

高頻材料市場提供多種替代方案。Rogers 公司的 RO4000 系列是 FR-4 的經濟升級版,Df 約 0.004,介電特性在寬頻範圍內穩定。更嚴苛應用可選 Rogers RO3000 系列或 PTFE 基材(俗稱鐵氟龍板),Df 低於 0.002,設計可延伸至毫米波頻段。
混合疊構將關鍵訊號層採用高頻板材,非關鍵層使用標準 FR-4,兼顧成本與性能:RF 訊號層享有高階材料,電源與低速控制層則用經濟板材,整體成本降低,關鍵性能不受影響。
關鍵特性:介電常數、損耗角正切與熱穩定性
高頻 PCB 材料選擇由三項特性主導。介電常數(Dk 或 Er)決定走線電氣長度與傳輸線特性阻抗。較低 Dk 可減少走線耦合並實現更緊密的阻抗控制;Dk 穩定性同樣重要,若 Dk 隨溫度或頻率漂移,阻抗控制將不可預測。
損耗角正切(Df)直接告訴你介電損耗有多大。FR4 在 10 GHz 的 Df 約 0.020,而 Rogers 4350B 約 0.0037,單位長度損耗降低約 5 倍,且隨走線長度倍增。
熱穩定性同樣關鍵,因多數高頻系統需在寬溫範圍運作。若材料 Dk 隨溫度劇變,插入損耗與阻抗將隨之改變,導致高低溫性能崩潰。
專業提示:別只看規格書 1 MHz 數據。請向板材商索取你實際工作頻率下的 Dk 與 Df;1 MHz 與 10 GHz 差異巨大,且規格書往往比實際樂觀。
在材料選擇中平衡成本與性能
坦白說,高頻板材面積單價是 FR-4 的 5–20 倍。但你必須選擇符合性能需求的材料,否則只是浪費錢。
若板子速度不超過 3 GHz,可選升級版 FR4——Isola FR408HR、Panasonic Megtron 6 等,價格遠低於 PTFE 材料。3–15 GHz 區間,Rogers RO4000 系列常是性能與易製程的平衡點。超過 15 GHz,即使成本更高、製程更難,也必須使用 PTFE 或陶瓷填充材料。
訣竅在於混合疊構:只在需要的高頻層使用昂貴材料,其餘用普通 FR4,可節省 40–60% 材料成本,同時保留 RF 性能。
高頻 PCB 的必備設計技巧
阻抗控制走線與疊構規劃
每條高頻訊號走線都必須設計成阻抗受控的傳輸線,即指定走線寬度、銅厚、介電厚度與介電常數,以達到目標特性阻抗(單端 RF 通常 50 Ω,高速差分 100 Ω)。

高頻 PCB 疊構設計先找出板上高速訊號,確保每層高速訊號緊鄰完整參考平面,介電厚度固定阻抗,容差需控制在 ±10% 以內,否則全盤皆輸。
切勿在鄰近分割平面或高密度走線層跑高速線。參考平面必須在走線正下方/上方提供無阻礙的回歸路徑,任何不連續都會迫使回歸電流繞行,增加迴路面積並輻射。
導通孔管理與接地平面策略
導通孔是高頻路徑上阻抗突變的最大元兇。孔柱是寄生電感,反焊盤是寄生電容。超過 5 GHz 時,務必縮短孔柱、背鑽或採用盲孔。訊號孔周圍打接地孔是救命稻草:上下平面用接地孔環繞,形成類同軸屏蔽,保持訊號換層時阻抗恆定。
接地平面完整性至上:再小的縫隙、切口或開槽,在高頻走線旁都會變成假天線輻射。若非得跨越切口,於跨越處緊鄰放置縫合電容或接地孔,為回歸電流提供橋樑。
最小化反射並確保訊號完整性
反射出現在阻抗變化處:走線寬度、經孔換層、連接器焊墊、元件焊盤等。源端到負載端阻抗必須恆定,才能將反射降至最低。需改變走線寬度時(如連接器焊盤),使用漸變過渡;換層處務必加接地孔與縫合。
為連接器設計共面波導或接地共面等接地結構,保持板與連接器間阻抗順暢。超過 5 GHz 時,務必使用 2D 截面阻抗工具(布局前模擬)與 3D EM 模擬(孔過渡與連接器),這些模擬能揭露線路圖找不到的缺陷,且在模擬中除錯遠比打樣後翻修便宜。
高頻 PCB 的專家級製程
細線路精密鑽孔、電鍍與蝕刻
高頻PCB 製造必須嚴格控制製程公差,遠非普通板可比。舉例:走線寬度公差需維持 ±0.5 mil,才能讓阻抗落在規格內,這需要精準蝕刻,化學藥水、溫度與輸送速度皆窄帶控制。
鑽孔精度同樣關鍵,孔位必須精準,背鑽深度才能正確。背鑽用於去除未使用的孔柱,深度精度需在 4 mil 內,才能徹底消除孔柱,又不鑽穿受保護的訊號層。
表面銅與孔內電鍍的均勻度,會影響阻抗控制與插入損耗。電鍍不平整會造成局部阻抗突變,表面粗糙度也會增加不必要的導體損耗。
層間對位與表面處理的高精度公差
高頻板層間對位必須極其精準,任何參考平面位移都會改變上方訊號線的有效阻抗。高頻設計需要 2 mil 或更好的對位公差。
表面處理也影響高頻性能。ENIG 提供極平整表面,利於微小 RF 焊墊,但鎳層在極高頻會增加磁性損耗。高頻浸銀幾乎無額外損耗,OSP 損耗最低但保存期短,需在 RF 性能與儲存/組裝條件間權衡。
阻抗與插入損耗驗證的先進測試
所有高頻板皆須透過時域反射計(TDR)測試面板內嵌測試 coupon,確認實際阻抗符合設計值,公差可達 ±10% 或更嚴苛的 ±5%。
關鍵 RF 設計還需量測測試結構的插入損耗,驗證材料組合、銅箔粗糙度與製程步驟是否達到目標訊號性能。這些量測提供模擬無法取代的真實數據。優質高頻 PCB 廠商會隨出貨提供這些測試資料。
JLCPCB 在高頻 PCB 交付上的成熟能力
優質材料與尖端設備
JLCPCB 與 Rogers 等一流板材商合作,能以合理價格取得多款高頻材料,再搭配高精度設備,滿足高頻設計的嚴苛公差,不論快速打樣或大量生產皆能勝任。
高頻設計的專業 DFM 支援
對於高頻新手,早期 DFM 合作極具價值。JLCPCB 工程團隊會預審你的疊構、材料與阻抗需求,指出潛在問題並提供優化建議,讓你在大批量生產前就能修正,省下可觀成本。
從原型到量產的可靠交付

不論 5 片 5G 天線原型,或 5000 片雷達模組量產,JLCPCB 在各批量皆維持一致的高頻性能。所有批量皆採用相同材料規格與品質檢驗,確保原型驗證的設計,在量產時表現如一。

常見問題(FAQ)
什麼是「高頻 PCB」?
高頻 PCB 專為約 1 GHz 以上訊號設計,採用特殊低損耗板材、阻抗受控傳輸線與精密製程,以最小化訊號劣化。確切頻率門檻視應用性能需求而定。
FR-4 能用於高頻嗎?
標準 FR-4 一般僅適用 1–2 GHz 以下非關鍵應用。更高頻率下,其高介電損耗會迅速劣化訊號品質。增強型 FR-4 可延伸至 3–5 GHz。超過 5 GHz 通常需 Rogers 或 PTFE 等高頻板材。
高頻 PCB 製造貴多少?
高頻板通常比同複雜度標準 FR-4 板貴 2–5 倍,主因是高端板材。混合疊構(高頻層與標準材料混用)可將溢價降低 40–60%,同時在關鍵層維持 RF 性能。
高頻 PCB 性能最關鍵的因素?
材料選擇(特別是損耗角正切)對訊號性能影響最大。然而,高端板材若製程公差差,反而不如中端板材精密加工。材料與製程品質皆需卓越,才能達到最佳結果。
我的設計需要背鑽嗎?
約 5 GHz 以上,通孔孔柱會造成顯著阻抗不連續與諧振,此時背鑽重要。更低頻率,或使用盲埋孔(本身無孔柱)設計,則不需背鑽。
持續學習
高速 PCB Timing Analysis 指南:Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環:即使 Signal Integrity 看起來良好,只要資料沒有落在正確的 Setup/Hold Window 內,系統仍然可能失效。 掌握四個核心時序參數:Setup Time、Hold Time、Clock Skew 與 Propagation Delay,都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要:它們可以降低 Delay Mismatch,並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用:Static Timing Analysis 適合全面檢查 Timing Path,而 SPICE/IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin:Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南:Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵:尤其當 BGA Pitch 降至 0.5 mm 或更小時,逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式:0.5 mm 以上通常可以使用 Dogbone Fanout;更細 Pitch 則應考慮 Via-in-Pad,並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度:Stacked/Staggered Microvia 能增加 Routing Channel,並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱:兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致,以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮:只有將佈線策略與實際 PCB 製程能力匹配,才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上,按下「Route」之後,就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策:阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0,32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會,這個速率已經進入微波頻段,奈奎斯特頻率來到16GHz,諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板,結果出現各種偶發故障:冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析,問題幾乎都來自PCB實體層:過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗,整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω,但公差絕對不能沿用4.0的±10%,量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制,不能拿網路上的通用數值直接套用,一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化,如果通道總長偏長,一定得更換低損耗板材,Megtron 6、Nelco 4000-13SI都是業界常用料;若是板內Lane走線很短,也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......
背鑽導孔:提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁,將殘留孔樁縮短至 0.15 mm(6 mil)以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖,同時仍可保留簡單堆疊結構,成本也遠低於盲孔/埋孔。對任何孔樁長度超過 15 mil(0.381 mm)的設計,尤其是板厚超過 1.2 mm 的電路板,都應考慮使用背鑽,以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中,過孔孔樁會產生阻抗不連續,並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後,以機械方式移除未使用的銅質孔壁,只保留真正需要的電氣導通路徑,從而解決這個問題。這項製程可恢復傳輸線連續性,而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔,以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時,未使用的部分——也就是孔樁......
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗,是確保高速 PCB 可靠運作的關鍵。選用損耗因數(Df)較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔,並運用精密製造技術,可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口,並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道,實際量測時卻發現接收端訊號與發射端相差甚遠?這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一,若未納入考量,資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失,通常以 S 參數表示,單位為分貝(dB);正向傳輸使用 S21,反向傳輸則使用 S12。插入損耗最簡單的公式為: 插入損耗(dB)=10 log10(Pout/Pin) 其中 Pout 是傳送至負載的功率,Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加,依此公式計算的傳輸值必定為負值。-3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時,接收端的訊號振幅......
低損耗 PCB:適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB,可大幅降低多 GHz 頻率下的介電損耗,進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計;與標準 FR4 相比,插入損耗明顯較低、阻抗更加穩定,散熱效能也更出色。選擇合適的低損耗層壓板,並與 JLCPCB 等經驗豐富的製造商合作,工程師便能從原型製作至大量生產,持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段,都會損失少量能量。對大多數消費性電子產品而言,這些損耗並不顯著;但如果電路需要在多 GHz 頻率下運作、應用於雷達系統,或用來建置 5G 網路基礎設施,每英吋多出數 dB 的額外損耗,都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來,市場對低損耗材料的需求大幅成長;面對超過 25 Gbps 的資料速率,以及進入毫米波頻段的 RF 應用,標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜,並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言,工程師需要能維持良好訊號保真度的材料。本指南將說明......