PDN 設計：為高性能 PCB 建立穩定電源供應

是否曾經在啟動一片新製作完成的 PCB 時，才發現 FPGA 無法啟動、ADC 輸入不如預期乾淨，或高速序列連結出現模擬中沒有的錯誤？先不要懷疑您的訊號完整性工作；請先檢查 PDN 設計。在許多最終未能成功落地的產品中，問題不在訊號路徑本身，而在於供應給訊號路徑的電源。

成功的 PCB 建立在設計良好的電源分配網路（Power Distribution Network，PDN）之上，而 PDN 是一種看不見的基礎設施。它不會出現在功能方塊圖中，也不像高速佈線那樣經常被討論。然而，如果電源無法以穩定、低阻抗方式供應，即使是最好的差動對與受控阻抗走線，也會表現不佳。接下來，我們將深入探討現代 PCB PDN 設計的理念、實務與現實，包括目標阻抗計算、去耦策略與最佳化、層疊結構，以及製造品質控制。

為什麼 PDN 設計對現代 PCB 至關重要

PDN 設計的意義及其在電源完整性中的作用

那麼，什麼是 PDN 設計？電源分配網路是從電壓調節模組（VRM）輸出端，到電路板上每一顆積體電路（IC）電源腳位之間的完整電氣路徑。這條路徑包含銅箔平面、導孔、走線、去耦電容，以及 VRM 本身。PDN 設計的工程問題，就是要讓整條電源路徑在 IC 所需的整個頻率範圍內，以低阻抗、低壓降與低雜訊方式供電。

目標阻抗是 PDN 設計中的基本衡量指標。它代表在任何 IC 需要暫態電流的頻率下，PDN 呈現給該 IC 的最高允許阻抗。經典目標阻抗公式很簡單：

Z_target = V_allowed_ripple / I_transient

例如，若核心電源軌為 1.0V，可容忍 5% 漣波，也就是 50 mV 漣波，而 FPGA 在某個時脈邊緣消耗的暫態電流為 2A，則目標阻抗為 25 毫歐。這是一個相當嚴格的數值，必須仰賴 VRM 回應、大容量電容、陶瓷去耦電容，以及電源平面電容在從 DC 到數百 MHz 的頻譜中協同工作來支撐。

PDN 設計不良造成的常見問題

如果 PDN 設計不足或不正確，其影響會出現在電路板性能的各個層面。以下是工程師最常遇到的問題。

暫態負載：當處理器或 FPGA 改變狀態時，會需要一個電流尖峰，進而造成電壓下陷。如果在該頻率下 PDN 阻抗過高，供應電壓就會低於允許的最低工作電壓，可能導致邏輯錯誤或重置。

過大的電源雜訊：高頻切換雜訊會進入電源平面，並輻射到關鍵類比電路。這在混合訊號應用中特別有害，因為 ADC 與 DAC 可能與數位邏輯共用同一組電源軌。

接地彈跳：由於回流路徑連續性不足，或 接地平面設計不良，接地網路中會產生暫態電壓差，進而破壞訊號參考基準。

EMI：帶雜訊的 PDN 會從電源平面、走線，甚至去耦電容迴路輻射電磁能量。許多 FCC Part 15 或 CISPR 32 限值測試失敗，實際上都是 PDN 問題。

有效 PDN 設計的關鍵原則

電源平面配置與去耦策略

電壓調節模組會控制最低頻率範圍的阻抗，也就是從 DC 到數 kHz。它的輸出電容與回授迴路頻寬，決定它對負載變化的回應速度。大容量去耦電容通常負責中頻區域，例如約 100 kHz 至 10 MHz。它們通常是 10 uF 至 100 uF 的陶瓷或鉭電容，放置在 VRM 輸出附近。高頻區域（10MHz 至數百 MHz）則主要由高頻陶瓷去耦電容主導。這裡常見的是 100nF 與 10nF MLCC，並且應盡可能靠近 IC 電源腳位。它們的作用是在快速切換的暫態期間立即提供電荷。

超過數百 MHz 後，電源與接地平面對會成為分布式電容。

一對平面的電容量：C_planes = (E_r x E_0 x A) / d

上述參數分別是介電常數 Er、自由空間介電常數 E0、重疊面積 A，以及平面之間的介電層間距 d。更緊密的平面間距，例如電源與接地之間使用 4 mil 而不是 8 mil 的半固化片，會顯著增加這種內建電容，並降低高頻阻抗。

阻抗控制與壓降管理

常見錯誤之一，是只根據標稱電容量選擇去耦電容。所有電容也都包含寄生等效串聯電阻（ESR）與等效串聯電感（ESL），這些參數會決定它可使用的頻率範圍。一顆 100 nF 0402 尺寸 MLCC，可能具有 0.5 nH 的 ESL 與 10 毫歐的 ESR。它的有效上限是自諧振頻率（SRF），也就是電容由容性轉為感性的頻率。

SRF = 1 / (2 x pi x sqrt(L_esl x C))

對於該顆 100 nF、ESL 為 0.5 nH 的電容而言，SRF 約為 22 MHz。在此頻率以上，電容會表現得像電感，阻抗會上升。這就是為什麼需要多種不同電容量；每一種電容都會覆蓋頻譜中的一部分。粗略準則是：對 1.0V 電源軌而言，從 VRM 到 IC 的總 DC 路徑電阻，應小於或等於每安培電流 10-15 毫歐。相同規則也適用於 3.3V 電源軌，只是可用餘裕更大。

PCB 佈局中 PDN 設計最佳實務

電容放置與迴路面積最小化

去耦電容的實體位置與其數值同樣重要。目標很直接：必須將電容、IC 電源腳位，以及經由接地平面回流路徑之間的電流迴路面積降到最低。每個電流迴路都是一個電感，而電感量與包圍面積成正比。一顆距離 IC 電源腳位 10 mm、且透過多層導孔繞行的去耦電容，會形成遠大於距離 IC 電源腳位 1 mm、並使用直接導孔（直接下接最近平面對的導孔）的電容迴路，因此也會有更大的寄生電感。

以下是實現最佳 PDN 性能的放置規則：

1. 高頻電容（10 nF、100 nF）應放在 IC 電源腳位附近，最好在 1-2 mm 內；對 BGA 封裝而言，通常可放在電路板另一面、對應電源腳位群的位置。
2. 使用盤中孔或相鄰導孔，將電容焊盤直接連接至電源與接地平面。電容焊盤與導孔之間每增加 1 mm 走線，都會增加電感。
3. 中頻範圍電容（1 uF、10 uF）應保持在 IC 5-10 mm 內。由於它們工作於較低頻率，電感影響較小，因此不必像高頻電容那麼靠近。
4. 大容量電容（22 uF - 100 uF）應靠近 VRM 輸出端。它們主要用於穩壓器能量儲存，而非高頻去耦。

針對 PDN 性能最佳化層疊結構

為了達成良好 PDN 性能，最重要的決策之一就是層疊結構，而且必須在開始任何走線之前就先決定。電源與接地平面的放置、間距與堆疊順序，會直接影響 PDN 的高頻阻抗。對典型 4 層板而言，建議的 PDN 最佳化疊構如下：

對 6 層 PDN 最佳化疊構而言：

L4-L5 電源／接地平面對採用 4 mil 間距，耦合緊密，可提供非常好的高頻去耦效果。一些更進階的設計甚至可以進一步縮小到 2-3 mil，使用如 1080 或 106 玻纖布型的薄半固化片層。

穩健 PDN 實作的製造考量

平面銅厚與蝕刻均勻性

在螢幕上建立出色 PDN，只完成了一半工作。製造流程必須緊密呈現您的設計意圖，而有許多製造變數會直接影響 PDN 性能。控制 DC 電阻最主要的方法，是改變銅厚。多數訊號層使用 1 oz 銅（1.2 mil／35 um 厚）即可，但若電源平面有大量電流流過，則可受益於 2 oz（2.4 mil／70 um 厚）甚至 3 oz 銅。銅平面的 DC 電阻與厚度成反比；銅厚增加 2 倍，電阻就會降低 2 倍。

但使用厚銅 也會帶來製造取捨：

蝕刻：銅越厚，側向底切越明顯，蝕刻時間也更長。這會降低線寬精度與最小特徵尺寸。1 oz 銅上的 4 mil 走線圖形，若改為 2 oz 銅，可能需要設計為 5-6 mil，才能得到相同最終線寬。

壓合：較厚銅層需要更多半固化片樹脂填充，尤其是在密集走線圖形周圍。如果樹脂不足，可能造成空洞或分層。

鑽孔：更高銅含量會增加鑽針磨耗，可能在孔壁周圍產生毛邊，進而影響依 IPC-6012 Class 2 與 Class 3 要求評估的可靠性。

JLCPCB 在 PDN 設計與製造方面的專業能力

支援複雜 PDN 佈局與 DFM 的進階能力

建立良好的 PDN 設計，需要製造商充分理解您決策背後的工程意義。JLCPCB 提供完整 DFM（Design for Manufacturability，可製造性設計）審查，可在進入製造前偵測潛在 PDN 問題。

平面間距、銅箔平衡、導孔配置與疊構可行性，都是其工程團隊在標準訂單流程中會審查的項目。DFM 審查可確保您的設計需求，例如為了最大化 PDN 電容而要求電源-接地平面緊密間距，或為了低電阻電源分配而使用 2 oz 銅，都能在製程能力範圍內實現。

從原型到量產的可靠生產

PDN 設計驗證不會停在原型階段。從原型進入量產時，一致性最重要。如果第一批板上的 PDN 表現優秀，那麼第一千批也必須完全一致。

為了確保這種一致性，JLCPCB 依 IPC-A-600 Class 2 標準建立標準化流程、進料檢驗、製程中監控與最終品質控制。他們也提供SMT 組裝服務，可精準放置 0201 封裝等去耦電容。高精度製造、完整 DFM 審查與穩定量產能力，為正在開發可靠大規模 PDN 網路設計的工程師提供了堅實製造基礎。

PDN 設計常見問題

結論

設計良好的電源分配網路（PDN）是任何可靠、高性能 PCB 的基礎。雖然訊號完整性通常受到更多關注，但最終決定 FPGA 是否能成功啟動、ADC 是否能提供乾淨資料，或高速介面是否能無錯誤運作的，正是 PDN。

透過仔細計算目標阻抗、策略性放置去耦電容、最佳化層疊結構以實現緊密電源-接地平面耦合，並選擇適當銅厚，您可以在寬廣頻率範圍內提供穩定、低雜訊電源。這些做法不僅可避免電壓下陷、接地彈跳與 EMI 等常見問題，也能提升整體系統可靠性與首次成功率。

歸根究柢，優秀的 PDN 設計是穩健工程原則與高品質製造執行的結合。與 JLCPCB 這類具備強大 DFM 支援、穩定製程，以及在疊構、盤中孔與厚銅方面擁有進階能力的經驗製造商合作，可確保您的設計能從模擬完美轉換到量產。