PCB 介電常數：高速設計如何選擇合適的 PCB 材料

您是否曾想過，為什麼幾何結構相同的兩塊 PCB，在高頻下的效能可能大不相同？原因通常在於某項材料特性，它會在整塊電路板上默默影響訊號的速度、阻抗與損耗。這項特性就是 PCB 介電常數，也是設計可靠高效能電路時最重要的考量之一。介電常數（Dk，有時也稱為相對電容率 Er）用於衡量銅層之間的絕緣材料，相對於真空儲存電能的能力。

介電常數看似只是規格表上的一個數字，實際影響卻非常具體。每當訊號沿著走線傳輸時，周圍基板材料的 Dk 都會直接影響訊號速度、走線阻抗，以及沿途損失的能量。因此，本文將深入介紹 PCB 介電常數、說明其重要性，並比較 FR4、Rogers、PTFE 與聚醯亞胺等常見 PCB 材料的特性。

介電常數的定義及其在訊號傳播中的基本作用

介電常數是材料電容率與自由空間電容率的比值，真空的 Dk 為 1.0。這項實用指標可表示電磁波在材料中的速度，相較於真空光速降低了多少。兩者的關係很簡單：訊號通過 PCB 走線的傳播延遲，與走線有效介電常數的平方根成正比。公式如下：

傳播延遲（tpd）＝√Dk_eff／c

其中 c 是光速（3 × 10^8 m/s），Dk_eff 則是訊號實際承受的有效介電常數。對標準 FR4 上的微帶線而言，傳播延遲約為 6 ps/mm。若採用帶狀線結構，整條走線都被介電材料包圍，延遲約為 7 ps/mm。Dk 越高，訊號傳播越慢；Dk 越低，訊號傳播越快。這會直接影響需要匹配傳播延遲的設計，例如 DDR 記憶體介面或高速串列連結。

介電常數如何影響阻抗與訊號速度

介電常數是所有阻抗計算中的主要變數之一。微帶線的特性阻抗取決於走線寬度、介電層厚度（走線至參考平面的距離）、銅厚，以及基板材料的 Dk。一般而言，在實體幾何結構相同的情況下，Dk 越高，阻抗越低。以下簡要整理 Dk 對重要訊號參數的影響：

常見 PCB 材料及其介電常數

標準 FR4 及其典型 Dk 值

FR4 之所以是業界最常用的 PCB 基材，原因並不難理解：它在機械強度、熱穩定性與成本之間取得良好平衡。典型 FR4 PCB 在 1 MHz 下的介電常數介於 4.2 至 4.7，實際數值會因材料等級與製造商而異。

不過，許多設計人員忽略了一件事：FR4 的 Dk 不會隨頻率呈線性變化。典型 FR4 層壓板在 1 GHz 下的 Dk 可能為 4.2 至 4.4；頻率提高至 10 GHz 時，則可能略微降至 4.0 至 4.2。這種與頻率相關的特性，加上 0.017 至 0.025 的較高介電損耗因數（Df），正是 FR4 在數 GHz 以上頻率容易出現問題的原因之一。

高頻應用的低 Dk 材料（Rogers、PTFE 等）

當設計進入多 GHz 領域時，標準 FR4 就可能成為問題。訊號損耗會增加、阻抗更難控制，而且 Dk 隨頻率變化會帶來時序不確定性。此時就需要專用的低 Dk 材料。下表比較常見的高頻 PCB 材料：

軟性 PCB 的介電常數考量

軟性 PCB 使用的介電材料有其獨特之處。最常見的軟板基材是聚醯亞胺（常見商品名稱為 DuPont Kapton），其介電常數在 1 MHz 下通常介於 3.2 至 3.5。

影響軟性 PCB 介電常數的特殊因素包括：

1. 接著劑層：許多軟板結構會在聚醯亞胺薄膜與銅箔之間加入壓克力或環氧樹脂接著劑。完整疊構的綜合 Dk 取決於所有材料層，而這些接著劑也有各自的 Dk 值，通常介於 3.0 至 4.0。
2. 彎曲半徑：軟性電路在彎曲時，彎折處的介電層厚度會略有變化，進而改變局部有效 Dk，並可能影響動態彎折應用中的阻抗。
3. 無膠結構：無膠基材是指將銅直接沉積或壓合至聚醯亞胺上。對高頻軟板應用而言，這種結構可提供更容易預測且較低的 Dk 表現。
4. LCP（液晶聚合物）：LCP 基板是聚醯亞胺的高階替代方案，Dk 可低至 2.9 至 3.1，而且 Df 極低，適合運作頻率超過 10 GHz 的軟性電路。

如何為設計選擇合適的介電常數

依頻率、板層疊構與應用需求搭配 Dk

首先應該確認：電路板的最高訊號頻率是多少？單是這項參數，就能大幅縮小可選材料的範圍。以下是依工作頻率選擇材料的實用指南：

低於 500 MHz：標準 FR4 完全足以應付。在這個頻率範圍內，Dk 的變化很小，對大多數走線長度而言，訊號損耗也不高。

2 GHz 至 6 GHz：可評估低 Dk FR4，或採用混合疊構：關鍵 RF 層使用 Rogers，數位層則使用 FR4。這個「過渡區」的材料選擇格外重要。

頻率高於 30 GHz 時，通常需要 PTFE 基材（RT/duroid、Taconic TLY）或先進陶瓷材料。在毫米波頻率下，即使 Dk 只有些微變化，也會造成顯著的阻抗差異。

維持一致介電效能的製造考量

材料認證與製程控制

PCB 層壓板並非全都相同。以 FR4 為例，其 Dk 取決於樹脂種類、玻纖布編織方式，甚至玻璃纖維方向與訊號路徑之間的關係。這稱為玻纖布效應，可能使標準 FR4 的局部 Dk 變化達到 0.2 以上。

為了克服這項問題，市面上的 PCB 製造商會採取多項措施：

• 進料檢驗：依照製造商的符合性證明（CoC），確認每批進料層壓板的 Dk 與 Df。
• 受控半固化片選擇：選擇已知樹脂含量比例的特定半固化片規格（1080、2116、7628），以在最終疊構中獲得所需的 Dk。
• 阻抗測試片：在生產拼板上配置專用測試片，使用 TDR（時域反射量測）檢測阻抗，並據此驗證有效 Dk。

確保不同生產批次的一致性

材料認證計畫與嚴謹的製程管理，是維持不同生產批次一致性的關鍵。對硬式 PCB 而言，IPC-6012 規範了資格認證與性能要求，並要求在認證過程中驗證介電常數。

維持 Dk 一致性的重要做法包括：

1. 固定材料供應商與等級：生產途中更換供應商或材料等級，可能造成 Dk 偏移並影響阻抗。請在製造備註中註明層壓板品牌與等級。除了提供 Dk 要求，也應提供目標阻抗與容許公差，例如 50 Ω ±10%。
2. 索取測試片資料：若使用阻抗控制板，請向製造商索取 TDR 測試報告。這些資料可驗證設計所採用的假設，確認成品的實際 Dk 正確無誤。

JLCPCB 在介電效能最佳化 PCB 生產方面的專業能力

多樣化的低 Dk 與高效能材料

JLCPCB 提供多種 PCB 層壓板，涵蓋 FR4 至高效能低 Dk 材料。可選材料包括 Shengyi FR4、適合 RF 前端的 Rogers RO4350B，以及在 Shengyi FR4 上層搭配 Rogers RO4350B 的 RF 前端混合結構，無須因材料採購而長時間等待。

這對混合疊構應用尤其重要，例如外部 RF 層使用 Rogers，內部數位層使用 FR4。與 JLCPCB 工程團隊合作，即可指定兼顧效能、成本與可製造性的疊構。

精準疊構與阻抗的進階 DFM 支援

JLCPCB 的主要優勢之一，是具備實用且完善的進階 DFM（可製造性設計）審查流程。提交阻抗控制設計後，工程團隊會先分析板層疊構，並確認走線幾何尺寸能符合目標阻抗，再進入製造階段。

這項 DFM 支援包括：

• 依據目標阻抗與 Dk 要求提供疊構建議
• 生產前進行阻抗模擬，確保設計符合規格
• 當指定層壓板有具備相同 Dk 效能且更具成本效益的替代材料時，提供材料替代建議
• 配置 TDR 測試片，以便在製造後驗證阻抗

一般訂單價格只需 2 美元起，交期為 1 至 2 天。JLCPCB 讓您能快速製作阻抗控制設計原型，同時避免預算失控。

PCB 介電常數常見問題

結論

PCB 介電常數（Dk）對訊號速度、阻抗控制與整體高頻效能具有決定性影響。從符合成本效益的 FR4，到 Rogers、PTFE 與 LCP 等先進低 Dk 材料，選擇合適材料是滿足設計頻率、損耗與可靠度要求的關鍵。

透過適當的材料選擇、審慎的疊構設計與完善的製造支援，即可在兼顧成本與效能的同時，獲得優異的訊號完整性。JLCPCB 提供多種層壓板、混合疊構解決方案與專業阻抗控制服務，協助您快速、可靠地將設計轉化為高品質電路板。