打通垂直維度：PCB Via 技術選型與高速信號優化指南
1 分鐘
隨著訊號上升時間步入皮秒級，印製電路板（PCB）的設計方法正經歷一場轉型。傳統的平面拓樸結構正逐漸被針對垂直互連進行最佳化的方案所取代。在高速訊號傳輸領域，即使是電路板內最微小的孔徑，也可能成為引發訊號反射與損耗的主要來源。究其原因，在於PCB過孔會引入阻抗不連續性。因此，在設計複雜系統時，徹底瞭解各類過孔的物理限制及其固有的電氣特性，是確保系統可靠性的關鍵第一步。
一、 基礎互連：Through Hole Via PCB 限制與優化
印刷電路板中的貫穿孔through hole via PCB是較常見的連接方式，其貫穿整個電路板。貫穿孔的製造成本相對較低，但在高頻領域卻會遇到很多挑戰。
1. 寄生參數的威脅
過孔本質上是一個微型的電容與電感組合。對於高速訊號，過孔的寄生電容會增加信號的上升時間，而寄生電感則會增加路徑阻抗。其寄生電容量可由下式估算：
(T:板厚，D1:過孔焊盤直徑，D2:反焊盤直徑)
2. Stub效應
設計多層板時（信號從第一層傳輸到第三層），貫穿孔在第三層以下的部分就會形成開路的傳輸線。在特定頻率下，這可能會引起諧振，嚴重破壞信號的完整性。因此在設計速率超過20Gbps的系統時，通常需要使用“背鑽”技術來移除這些部分來確保信號的質量和可靠性。
二、空間效率與信號品質：Blind Via 與 Buried Via
隨著BGA封裝引腳密度的持續提升，盲孔板和埋孔板已成為確保高效空間利用的關鍵策略。
- Blind Via：連接PCB電路板的外層和內層。由於過孔內部殘留较短，因此可有效避免潛在的訊號反射源。其通常適用於RF天線饋線或 DDR5 布線。
- Buried Via：完全內嵌於PCB的內層且無法與外層接觸。Buried via技術是實現高密度電路設計的關鍵解決方案。
工程決策建議：
儘管盲孔和埋孔具有節省空間的優勢，但它們會顯著增加層壓次數以及電鍍工藝的複雜性。在印製電路板選擇過孔類型時，設計人員必須在佈線密度與板材單位成本之間尋求平衡，從而確定能夠實現邊際效用最大化。
三、 HDI 的微觀革命：Micro-via PCB
micro-via PCB—微孔的孔徑一般150 um以下。此類孔通常需要使用雷射鑽孔技術。
1. 疊孔 (Stacked) 與 交錯孔 (Staggered)
微孔可以採取疊加或交錯的方式進行跨層互連。
- Stacked Vias：空間效率最高，但對電鍍填孔（Copper Filling）的品質要求極嚴。
- Staggered Vias：結構更穩定，工藝窗口較寬，能有效分散熱應力。
2. 縱橫比 (Aspect Ratio) 的限制
設計micro-via 縱橫比（孔深/孔徑）應控制在 0.75:1 至 1:1 的範圍內。若孔深相對直徑過大，電鍍液可能無法充分滲透整個PCB板，這种情況可能會導致孔壁上的銅沉積不均勻或引發PCB結構性失效。
四、極致散熱與信號優化：Via-in-Pad PCB
在處理高功率元件及高頻BGA時，盤內孔（Via-in-Pad）技術顯得不可或缺。
1. 縮短熱路徑
將過孔直接置於焊盤下方，熱量可直接從封裝底部傳導至PCB的接地層。對於基於GaN的功率元件及高效能SoC而言，這項技術對於維持最佳工作溫度至關重要。
2. 塞孔工藝 (Via Plugging)
為了防止焊接時錫膏流進孔內造成假焊，via in pad PCB必須進行塞孔處理。
- 環氧樹脂塞孔：常見做法，平整度高，隨後進行蓋鍍（Via In Pad Plated Over）。
- 導電漿塞孔：在需要更極致散熱的場景下，使用含銀或銅的導電膠填充。
五、如何選擇最優的 PCB Via 方案？
在提交PCB production files之前，建議檢查以下DFM指標：
1. 扇出空間：對於0.5mm間距的 BGA，是否採用了micro-via PCB進行逃逸布線？
2. 電流承載力：在高電流路徑上，單個過孔的載流量是否足夠？（通常需要多孔並聯以降低寄生電感與溫升）。
3. 反焊盤設計：當高速訊號穿過接地層時，是否使用模擬軟件（HFSS或ADS）來優化反向焊盤尺寸，以確保阻抗匹配。
4. 對稱性：在差分對設計中，過孔的位置和數量必須嚴格對稱來防止因模式轉換而造成的電磁幹擾 (EMI)。
結論：阻焊層是精密組裝的安全邊界
在印刷電路板 (PCB) 上，過孔不僅限於實體電氣連接；它們還會影響訊號功率分配。從簡單的通孔到複雜的堆疊式微孔結構，每項技術進步都在拓展製造能力的邊界，同時促進電子產品的微型化。
作為硬件工程師，深入了解過孔類型有助於我們在設計初期避免信號衰減和製造難題。當設計進入GHz頻段或高功率密度時，與具備精密雷射鑽孔、過孔鍍銅和20層以上壓合能力的廠商合作，如JLCPCB，能確保複雜的三維互連設計得到精確實現。
持續學習
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗，是確保高速 PCB 可靠運作的關鍵。選用損耗因數（Df）較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔，並運用精密製造技術，可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口，並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道，實際量測時卻發現接收端訊號與發射端相差甚遠？這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一，若未納入考量，資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失，通常以 S 參數表示，單位為分貝（dB）；正向傳輸使用 S21，反向傳輸則使用 S12。插入損耗最簡單的公式為： 插入損耗（dB）＝10 log10（Pout／Pin） 其中 Pout 是傳送至負載的功率，Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加，依此公式計算的傳輸值必定為負值。－3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時，接收端的訊號振幅......
低損耗 PCB：適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB，可大幅降低多 GHz 頻率下的介電損耗，進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計；與標準 FR4 相比，插入損耗明顯較低、阻抗更加穩定，散熱效能也更出色。選擇合適的低損耗層壓板，並與 JLCPCB 等經驗豐富的製造商合作，工程師便能從原型製作至大量生產，持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段，都會損失少量能量。對大多數消費性電子產品而言，這些損耗並不顯著；但如果電路需要在多 GHz 頻率下運作、應用於雷達系統，或用來建置 5G 網路基礎設施，每英吋多出數 dB 的額外損耗，都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來，市場對低損耗材料的需求大幅成長；面對超過 25 Gbps 的資料速率，以及進入毫米波頻段的 RF 應用，標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜，並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言，工程師需要能維持良好訊號保真度的材料。本指南將說明......
電磁屏蔽與板邊側輻射：高頻高速PCB包邊銅製程及可製造性落地實操
普通低速設備、常規工業電路板，板材四周只是簡單裁切出來的裸邊，露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段，或是軍工、車載產品要通過嚴苛EMC輻射測試時，這塊不起眼的裸露板邊，就會變成輻射電磁幹擾的縫隙天線，向外部持續洩漏電磁雜波。 想要把外洩的電磁能量約束在多層板內部，同時搭建低阻抗的整機共地平面，PCB側邊鍍銅（Edge Plating）工藝，現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁，不只是單純的結構補強，更是把電磁場邊界理論落地到三維電路板上的實用手段。 一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化 想搞懂PCB側邊鍍銅的必要性，先理清多層板內部電磁場分佈規律。高速多層電路板裡，電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時，電磁波會在電源層和地層之間來回反射震盪。 結合電磁場邊界條件分析：電磁波傳導到電路板物理邊緣時，FR-4板材介電常數約4.4，外部空氣介電常數僅1，兩者阻抗差異龐大。大部分電磁波會反射回板內，但仍有一部分電磁場會順著板材側邊向外洩......
幾何公差下的製造邏輯：PCB厚度選型與高速阻抗控制
在訊號邊緣速率進入皮秒級、硬體結構不斷輕薄化的當下，硬體架構師不能再將板厚視為圖紙上固定的靜態數值，而必須將其當作帶有分佈參數的動態物理變數，納入整體訊號完整性設計考量。 一、板厚規格的產業演變與場景分化 1. 1.6mm標準厚度的產業慣性 印刷電路板產業發展初期，基材多採用酚醛樹脂紙質層壓板（電木板），這類材料最早廣泛用於工業設備的絕緣墊片與配電盤，當時市場供應最穩定的公稱厚度即為1/16英吋。後續環氧樹脂玻纖基材（FR-4）成為產業主流，下游的自動化傳送軌道、板邊連接器卡槽、波峰焊夾具乃至元件引腳長度，都已圍繞1.6mm厚度形成了成熟的產業鏈配套體系，這一規格也因此沿用至今。 2．多層板時代的厚度分化趨勢 隨著硬體架構從雙面板發展到8層、12層甚至24層以上的高階多層板，固守單一板厚規格已無法滿足設計需求。為在有限的垂直空間內佈置更多訊號層與電源參考平面，板厚選型開始根據應用場景出現明顯分化： 消費性通訊終端：為配合外殼結構與Type-C等標準連接器介面，大多維持1.6mm或1.2mm的常規厚度 高速運算背板：需厚銅箔承載大電流、厚介質層拉開層間距，總厚度通常達2.0mm、2.4mm甚至3.2......
馴服吉赫茲級訊號：高頻電路板選材與射頻設計DFM核心準則
隨著5G-Advanced、Wi-Fi 7與車載77GHz/79GHz毫米波雷達陸續進入大規模商用，電子硬體的工作頻率已全面步入吉赫茲乃至微波頻段。在這類高頻傳輸場景下，消費電子常用的FR-4基材，會因為介質損耗偏高、介電常數穩定性不足，成為訊號衰減的主要來源。 對射頻工程師來說，高頻PCB設計早已脫離傳統「走線導通即可」的基本要求，每一段走線本質上都是帶有分佈參數的電磁波導結構。要讓訊號穿過複雜的封裝結構與過孔後，仍維持良好的眼圖與訊號完整性，從基材本身的物理特性到板上佈局的幾何細節，每一環節都不能馬虎。 一、高頻訊號在傳輸線中的傳播特性與設計挑戰 談具體製程與設計規範前，得先建立高頻電磁波在電路板介質中傳遞的物理模型。當訊號頻率突破1GHz後，傳輸線的總衰減量（Total Attenuation, α）主要由兩種機制決定： 其中αc為導體損耗，αd為介質損耗。 1. 趨膚效應帶來的導體損耗 高頻交流環境下，導線內的電流不會均勻分佈在整個導體截面，而是會集中在導體表面極薄的一層；頻率越高，這個趨膚深度就越淺。 這時候銅箔的表面粗糙度就會對訊號產生顯著影響。一旦銅箔表面的微觀起伏幅度超過趨膚深度，......
背鑽導孔：提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁，將殘留孔樁縮短至 0.15 mm（6 mil）以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖，同時仍可保留簡單堆疊結構，成本也遠低於盲孔／埋孔。對任何孔樁長度超過 15 mil（0.381 mm）的設計，尤其是板厚超過 1.2 mm 的電路板，都應考慮使用背鑽，以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中，過孔孔樁會產生阻抗不連續，並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後，以機械方式移除未使用的銅質孔壁，只保留真正需要的電氣導通路徑，從而解決這個問題。這項製程可恢復傳輸線連續性，而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔，以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時，未使用的部分——也就是孔樁......