打通垂直維度：PCB Via 技術選型與高速信號優化指南
1 分鐘
隨著訊號上升時間步入皮秒級，印製電路板（PCB）的設計方法正經歷一場轉型。傳統的平面拓樸結構正逐漸被針對垂直互連進行最佳化的方案所取代。在高速訊號傳輸領域，即使是電路板內最微小的孔徑，也可能成為引發訊號反射與損耗的主要來源。究其原因，在於PCB過孔會引入阻抗不連續性。因此，在設計複雜系統時，徹底瞭解各類過孔的物理限制及其固有的電氣特性，是確保系統可靠性的關鍵第一步。
一、 基礎互連：Through Hole Via PCB 限制與優化
印刷電路板中的貫穿孔through hole via PCB是較常見的連接方式，其貫穿整個電路板。貫穿孔的製造成本相對較低，但在高頻領域卻會遇到很多挑戰。
1. 寄生參數的威脅
過孔本質上是一個微型的電容與電感組合。對於高速訊號，過孔的寄生電容會增加信號的上升時間，而寄生電感則會增加路徑阻抗。其寄生電容量可由下式估算：
(T:板厚，D1:過孔焊盤直徑，D2:反焊盤直徑)
2. Stub效應
設計多層板時（信號從第一層傳輸到第三層），貫穿孔在第三層以下的部分就會形成開路的傳輸線。在特定頻率下，這可能會引起諧振，嚴重破壞信號的完整性。因此在設計速率超過20Gbps的系統時，通常需要使用“背鑽”技術來移除這些部分來確保信號的質量和可靠性。
二、空間效率與信號品質：Blind Via 與 Buried Via
隨著BGA封裝引腳密度的持續提升，盲孔板和埋孔板已成為確保高效空間利用的關鍵策略。
- Blind Via：連接PCB電路板的外層和內層。由於過孔內部殘留较短，因此可有效避免潛在的訊號反射源。其通常適用於RF天線饋線或 DDR5 布線。
- Buried Via：完全內嵌於PCB的內層且無法與外層接觸。Buried via技術是實現高密度電路設計的關鍵解決方案。
工程決策建議：
儘管盲孔和埋孔具有節省空間的優勢，但它們會顯著增加層壓次數以及電鍍工藝的複雜性。在印製電路板選擇過孔類型時，設計人員必須在佈線密度與板材單位成本之間尋求平衡，從而確定能夠實現邊際效用最大化。
三、 HDI 的微觀革命：Micro-via PCB
micro-via PCB—微孔的孔徑一般150 um以下。此類孔通常需要使用雷射鑽孔技術。
1. 疊孔 (Stacked) 與 交錯孔 (Staggered)
微孔可以採取疊加或交錯的方式進行跨層互連。
- Stacked Vias：空間效率最高，但對電鍍填孔（Copper Filling）的品質要求極嚴。
- Staggered Vias：結構更穩定，工藝窗口較寬，能有效分散熱應力。
2. 縱橫比 (Aspect Ratio) 的限制
設計micro-via 縱橫比（孔深/孔徑）應控制在 0.75:1 至 1:1 的範圍內。若孔深相對直徑過大，電鍍液可能無法充分滲透整個PCB板，這种情況可能會導致孔壁上的銅沉積不均勻或引發PCB結構性失效。
四、極致散熱與信號優化：Via-in-Pad PCB
在處理高功率元件及高頻BGA時，盤內孔（Via-in-Pad）技術顯得不可或缺。
1. 縮短熱路徑
將過孔直接置於焊盤下方，熱量可直接從封裝底部傳導至PCB的接地層。對於基於GaN的功率元件及高效能SoC而言，這項技術對於維持最佳工作溫度至關重要。
2. 塞孔工藝 (Via Plugging)
為了防止焊接時錫膏流進孔內造成假焊，via in pad PCB必須進行塞孔處理。
- 環氧樹脂塞孔：常見做法，平整度高，隨後進行蓋鍍（Via In Pad Plated Over）。
- 導電漿塞孔：在需要更極致散熱的場景下，使用含銀或銅的導電膠填充。
五、如何選擇最優的 PCB Via 方案？
在提交PCB production files之前，建議檢查以下DFM指標：
1. 扇出空間：對於0.5mm間距的 BGA，是否採用了micro-via PCB進行逃逸布線？
2. 電流承載力：在高電流路徑上，單個過孔的載流量是否足夠？（通常需要多孔並聯以降低寄生電感與溫升）。
3. 反焊盤設計：當高速訊號穿過接地層時，是否使用模擬軟件（HFSS或ADS）來優化反向焊盤尺寸，以確保阻抗匹配。
4. 對稱性：在差分對設計中，過孔的位置和數量必須嚴格對稱來防止因模式轉換而造成的電磁幹擾 (EMI)。
結論：阻焊層是精密組裝的安全邊界
在印刷電路板 (PCB) 上，過孔不僅限於實體電氣連接；它們還會影響訊號功率分配。從簡單的通孔到複雜的堆疊式微孔結構，每項技術進步都在拓展製造能力的邊界，同時促進電子產品的微型化。
作為硬件工程師，深入了解過孔類型有助於我們在設計初期避免信號衰減和製造難題。當設計進入GHz頻段或高功率密度時，與具備精密雷射鑽孔、過孔鍍銅和20層以上壓合能力的廠商合作，如JLCPCB，能確保複雜的三維互連設計得到精確實現。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......