探索 PCB 設計中的關鍵高頻元件
1 分鐘
高頻電路設計驅動了當今許多先進技術，從通訊系統到精密雷達與航太級設備。高頻系統與其他電路在本質上並無不同，物理定律依舊適用，電子學基礎也保持一致。
然而，是什麼讓這些電路能處理如此快速的訊號？關鍵在於專門的元件，各自扮演獨特角色，用以穩定與放大訊號並將失真降至最低。HF 設計面臨獨特的挑戰與目標，操作時需特別留意。我們常將元件分為主動或被動，這種分類在射頻領域同樣適用。以下為高頻電路設計中可識別的元件參考指南。
高頻電容器：
從基礎電路元件課程可知，電容器基本上是一個小型儲能單元，會阻擋直流並讓交流訊號通過。理想上它對所有交流訊號都應表現一致，但實際並非如此；其功能會隨施加的交流頻率而改變。以下為表示電容器真實電性行為的模型。
「C」對應埋藏在眾多寄生元件中的理想電容，包含極板間的非無限電阻（RD）、串聯電阻（RS）、串聯電感（LS），以及 PCB 焊盤與接地平面間的並聯電容（CP）。
高頻電感器：
電感器則具有與電容相反的特性。基礎上，它是由銅線繞成的線圈，依法拉第電磁感應定律運作，以磁場形式儲能。它阻擋交流訊號並讓直流輕易通過，可說是抗拒訊號變化。電感提供的阻抗會隨交流訊號頻率升高而穩定增加。以下為電感的等效電路，呈現其真實電性行為。
電容與電感的寄生行為： 在高頻工作時，寄生電路元件無所不在。無論電阻元件多麼簡單理想，仍需封裝並焊接到 PCB，結果就是產生寄生效應。
我們原本期望電容阻抗會隨頻率無限下降，但寄生電感會使阻抗在自諧振頻率處探底後反而上升；同理，電感線圈間的分布電容也會使其走向相同的諧振現象。
高頻二極體：偵測器與調變器：
高頻電路中的二極體扮演調變與偵測角色。蕭特基二極體因低順向壓降與快速切換特性，常用於射頻應用中的訊號解調與混頻，對無線電收發機至關重要。
變容二極體則透過改變電容來調諧頻率，實現振盪頻率的動態控制。二極體內部電容為其偏壓的函數，而頻率又為電容的函數，因此可藉由改變電壓產生不同訊號。
晶體振盪器與濾波器：
包含振盪器與濾波器的諧振電路，是高頻設計中訊號調諧的骨幹。晶體是產生穩定頻率參考的基本方式，此指定頻率對無線系統時脈不可或缺；濾波器則選擇與阻擋頻率，提供清晰訊號路徑並隔離雜訊。
晶體振盪器是數位設計中的計時電路，用於提供穩定時脈，內部壓電晶體在施加電壓時以固定速率諧振。一般晶體的振盪頻率對溫度變化敏感，導致的頻率不穩會對射頻系統造成問題，特別是暴露於大範圍環境溫度的系統。
濾波器可分主動或被動，用於依電路需求抑制特定頻帶。依頻率抑制方式可分為：
- 低通濾波器
- 高通濾波器
- 帶通濾波器
- 帶拒濾波器
- 陷波濾波器
高頻插件元件：
我們已見過不同元件的高頻等效圖。隨電路工作頻率升高，寄生效應變得重要。插件元件在高頻並非不能用，但處理高頻訊號時，表面黏著封裝天生更優。SMT 的小尺寸與短引腳可將高頻寄生電感降至最低；引腳越長電感越大，因此偏好表面黏著封裝。
高頻放大器：
放大器可由離散電晶體或運算放大器構成，具有只讓部分頻率通過並放大的中頻帶。射頻系統中有兩種基本放大器：功率放大器與低雜訊放大器。在高頻，放大器主要用於提升即將由天線發射的訊號。
功率放大器
它提升訊號功率位準，類似音訊電路中的情況；需向喇叭線圈提供大電流以產生更大聲音。同理，某些電路在發射/接收訊號時需要功率放大級。
低雜訊放大器
顧名思義，低雜訊放大器在高頻以最小失真放大訊號。通訊系統接收來自天線的低幅度訊號時，該訊號亦攜帶大量環境雜訊，因此 LNA 需提供高電壓增益並貢獻極低雜訊。雜訊性能以「雜訊指數」(NF) 表示，用於決定系統最大 SNR；理想上 NF=0 且 SNR=∞。
高頻電路中的混頻器：
這並非音訊混音機，而是用來從基頻產生調變訊號；高頻混頻器接收兩個輸入頻率，經乘法運算產生第三個輸出頻率，亦即執行頻率轉換。
混頻器將訊號搬移到更高或更低頻率，同時保留原始細節。例如，可將承載資訊的基頻訊號（已調變訊號）搬移到更高頻率，以利無線傳輸；此頻率搬移保留所有關鍵調變細節，確保收發準確。
平衡-不平衡轉換器（Balun）：
這是 HF 系統常見元件，天線電視系統中即可見到。名稱源自「balanced to unbalanced」，提醒我們它用於將差動訊號轉為單端或反之；主要應用於傳輸線與接收機間的阻抗匹配。
在低頻電路可用放大器進行單端-差動轉換，但在極高頻時，常見做法是使用簡單的被動元件。
天線：
天線是被動互易元件，用於將射頻電訊號轉換為電磁輻射（EMR）或反之。在高頻設計中，我們一向抑制電磁波洩漏，但在天線部分則反其道而行；理想天線應將所有電功率以電磁波形式輻射至空間。
頻率越高，元件與天線尺寸越小。現今常見做法為使用「晶片天線」，如同一般表面黏著元件焊於 PCB，或採用 PCB 天線，即在 PCB 佈線中設計特殊走線形成天線。
鎖相迴路：
鎖相迴路（PLL）包含相位偵測器、低通濾波器、壓控振盪器（VCO）與分頻器；可藉由最小化訊號間相位誤差，從單一頻率產生寬範圍頻率。振盪器結合 PLL 即為合成器，可產生多種頻率。此調整振盪頻率的能力在高頻設計極為重要；此外，相鄰通道間的頻率間隔可能很小，因此調整必須精準。
射頻積體電路（RFIC）：
如同低頻電路，電晶體是射頻積體電路中的核心主動元件；然而此處「元件」常指由多顆電晶體組成的複雜裝置。實務射頻工程著重於將這些現成元件整合為功能電路，並解決高頻設計中產生的獨特複雜性。
由於積體電路層級的元件尺寸極小，適合高頻應用，因此可將工作頻率推至極高，提升整體運算能力並維持最低功耗需求。
結論：
在製造層面，矽仍是半導體製程的主導材料，然而其他材料更相容於高訊號頻率。氮化鎵（GaN）、砷化鎵（GaAs）與鍺化矽（SiGe）是射頻半導體常見的替代方案，各自支援在高頻下的高效運作。先進半導體技術使元件即使在 100 GHz 以上仍能表現優異，實現高頻應用的強健功能。
現代高頻電路設計仰賴精心挑選的元件組合，各自扮演優化訊號穩定性、效率與清晰度的角色。從被動元件如電容、電感到先進 IC，這些元件帶來穩定性與精準度，使射頻電路得以滿足尖端科技的需求。
持續學習
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......
背鑽導孔：提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁，將殘留孔樁縮短至 0.15 mm（6 mil）以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖，同時仍可保留簡單堆疊結構，成本也遠低於盲孔／埋孔。對任何孔樁長度超過 15 mil（0.381 mm）的設計，尤其是板厚超過 1.2 mm 的電路板，都應考慮使用背鑽，以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中，過孔孔樁會產生阻抗不連續，並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後，以機械方式移除未使用的銅質孔壁，只保留真正需要的電氣導通路徑，從而解決這個問題。這項製程可恢復傳輸線連續性，而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔，以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時，未使用的部分——也就是孔樁......
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗，是確保高速 PCB 可靠運作的關鍵。選用損耗因數（Df）較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔，並運用精密製造技術，可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口，並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道，實際量測時卻發現接收端訊號與發射端相差甚遠？這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一，若未納入考量，資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失，通常以 S 參數表示，單位為分貝（dB）；正向傳輸使用 S21，反向傳輸則使用 S12。插入損耗最簡單的公式為： 插入損耗（dB）＝10 log10（Pout／Pin） 其中 Pout 是傳送至負載的功率，Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加，依此公式計算的傳輸值必定為負值。－3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時，接收端的訊號振幅......
低損耗 PCB：適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB，可大幅降低多 GHz 頻率下的介電損耗，進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計；與標準 FR4 相比，插入損耗明顯較低、阻抗更加穩定，散熱效能也更出色。選擇合適的低損耗層壓板，並與 JLCPCB 等經驗豐富的製造商合作，工程師便能從原型製作至大量生產，持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段，都會損失少量能量。對大多數消費性電子產品而言，這些損耗並不顯著；但如果電路需要在多 GHz 頻率下運作、應用於雷達系統，或用來建置 5G 網路基礎設施，每英吋多出數 dB 的額外損耗，都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來，市場對低損耗材料的需求大幅成長；面對超過 25 Gbps 的資料速率，以及進入毫米波頻段的 RF 應用，標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜，並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言，工程師需要能維持良好訊號保真度的材料。本指南將說明......