過孔對高速 PCB 設計的影響

最初發布於 May 15, 2026, 更新於 May 15, 2026

1 分鐘

高速訊號需要阻抗匹配。基本上，這表示訊號路徑必須在整個路徑上保持連續阻抗，並與接收器的阻抗相符。這是為了防止訊號反射破壞訊號。用最簡單的話來說，PCB 走線的特性阻抗取決於走線寬度、銅厚、與參考接地平面的距離以及介電常數。在高速設計中，這是一個非常明確的陳述，但導通孔存在幾個問題。導通孔是訊號路徑中的一個 90 度轉彎。導通孔的幾何形狀意味著訊號路徑與 PCB 走線不同。導通孔預設沒有參考平面。

impedance matching

幾何形狀與缺乏參考平面意味著導通孔阻抗通常無法與 PCB 走線匹配。這可能導致訊號反射，進而損害訊號完整性。在影響 PCB 性能的各種因素中，導通孔在高速與高頻電路中對維持訊號完整性與降低損耗扮演關鍵角色。本文深入探討導通孔對這類設計的影響，檢視其對訊號傳輸的效應、所面臨的挑戰，以及如何最佳化其使用。在本文中，我們將探討：

在 GHz 頻率下，RF PCB 佈局中的導通孔轉換需要極其精細的設計。
對於 HDI PCB，正確的導通孔轉換設計與 antipad 尺寸對維持阻抗控制至關重要。
接地平面導通孔間距、接地共面波導設計，以及適當使用縫合導通孔對不同頻段皆不可或缺。

什麼是導通孔及其操作特性？

導通孔是貫穿 PCB 的導電通道，允許電氣訊號在不同層之間傳遞。它們對於緊湊且多層的設計至關重要，具有訊號走線、電源傳輸與接地等功能。然而，在高速與高頻設計中，導通孔可能帶來訊號失真與阻抗不匹配等挑戰，需要謹慎處理。此結構的操作特性包括：

導通孔沿其長度具有分佈電感，就像任何其他導體一樣。
導通孔沿其長度也具有分佈電容，由電鍍孔壁與其穿越的參考平面所形成。
當訊號走完整個導通孔長度時，這兩個寄生參數（電容與電感）會形成一條傳輸線，就像任何訊號走線一樣。
當訊號僅走部分導通孔長度時，部分電容會懸掛在訊號走線之外，這常被誤稱為「導通孔殘段（via stub）」。

導通孔對訊號完整性的影響：

在進行高速設計走線時，導通孔的擺放對維持訊號完整性至關重要。走線與導通孔都會貢獻電感，進而影響高頻訊號。應盡量減少導通孔的使用，以降低額外電感與訊號劣化。對於差分對，確保兩條走線同等使用導通孔並保持一起，以避免路徑不匹配。此外，避免導通孔 antipad 重疊在接地平面上造成空洞，因為這會破壞訊號返回路徑，增加 EMI 與訊號完整性問題。正確的導通孔擺放可確保高速 PCB 設計達到最佳性能。

eye diagram and signal integrity

阻抗不連續： 導通孔會因走線幾何形狀改變以及寄生電容與電感的增加而導致阻抗變化，進而造成訊號反射與性能下降。
訊號損耗： 高頻訊號會因導通孔引入的寄生電阻與電感而產生損耗，這些損耗隨頻率增加而上升，使得導通孔設計至關重要。
串擾： 導通孔過於靠近會導致電磁耦合，造成訊號路徑間的串擾，在密集的高速設計中尤其棘手。
延遲與偏移： 導通孔會導致訊號傳播延遲變化，使差分訊號對或匯流排間產生時序不匹配。

高速設計中的導通孔不連續緩解：

導通孔會對走線造成一小段幾何形狀改變，可能表現為電容性和/或電感性不連續。這些不連續會導致反射，並在訊號穿過導通孔時產生某種程度的劣化。減少整體導通孔殘段長度，可將導通孔（及相關導通孔殘段）的負面影響降至最低。因為較長的導通孔殘段會在較低頻率諧振並增加插入損耗，所以應盡量讓這些殘段保持最短。在多數情況下，導通孔的殘段部分對訊號的劣化遠大於訊號部分。我們建議將導通孔殘段維持在 15 mil 以下；更長的殘段必須進行背鑽。

在高頻應用中使用導通孔的挑戰：

高頻訊號的行為與低頻訊號不同，導通孔的引入可能帶來若干挑戰：

noise in high frequency

寄生效應： 導通孔本質上會增加寄生電容與電感，可能使高速訊號失真。
殘段效應： 若未正確終結，導通孔可能產生殘段，成為諧振器並在特定頻率降低訊號品質。
返回路徑不連續： 高頻訊號依賴不間斷的返回路徑。導通孔會中斷這些路徑，導致電磁干擾（EMI）增加。

緩解高頻阻抗問題：

impedance matching

在 5 至 50 GHz 頻率範圍內，實施縫合導通孔並縮小 antipad 尺寸，可有效緩解阻抗上升。這是因為縫合導通孔與 antipad 共同影響與訊號導通孔並聯的電容，從而降低導通孔的整體特性阻抗。將這些元件靠得更近，可進一步降低阻抗，使其更接近目標阻抗（單端或差分）。想了解 JLCPCB 工廠如何組裝 PCB ，請參閱我們的詳細文章。

層間導通孔轉換的最佳實踐：

1. 接地導通孔間距： 兩個連接至接地平面的導通孔間距不應超過最高工作頻率波長的十分之一。

例如，在 2.4 GHz 頻率下，導通孔間距應為 6 mm。將其佈置於 PCB 邊緣可減少透過基材的 RF 損耗。

2. 接地共面波導： 在毫米波 PCB 中，主要的傳輸線結構是帶導通孔柵欄的接地共面波導。導通孔柵欄用於高頻隔離，可抑制截止頻率以下的頻率，防止毫米波訊號干擾板上其他訊號。

依通道頻寬實施導通孔：

關於高速電路的一個常見迷思是「它們有高頻時脈」，但實際上高速訊號取決於訊號的上升與下降時間。下圖提供了訊號品質的關鍵見解：

high speed design

1. 上升時間遠大於 20 ns 的慢速訊號： 對於 I2C、控制訊號與慢速 GPIO 這類慢速訊號，不需要返回或縫合導通孔。在低頻下，只要後續傳輸線段阻抗匹配，RF 傳輸線上導通孔的阻抗也會接近匹配，無需擔心導通孔阻抗。

2. 頻寬低於 3 GHz 的通道： 當跨越多個平面層時，需要接地返回導通孔。在低於 3 GHz 的頻率下，若附近有接地返回導通孔，導通孔轉換的輸入阻抗通常會明顯偏離 50 Ω。因此，除非處理極高速通道，否則通常不需要特定的縫合導通孔結構。

3. 頻寬超過 5 GHz 的通道： 需要精心設計的 antipad 與圍繞訊號轉換的縫合導通孔陣列。

4. 頻寬大於 90 GHz 的通道：需要完全不同的層轉換方法，可能完全不使用導通孔。隨著頻率升高，特別是在毫米波頻段，由於寄生效應可能影響訊號完整性，導通孔阻抗的重要性日益增加。

特別是在 5 GHz 以上頻寬時，若無縫合導通孔，轉換會呈現感性。此趨勢持續存在，導通孔轉換在約 30 GHz 前會呈現感性，阻抗上升 3 至 4 倍。在更高頻率下，電容效應佔主導，阻抗下降直至約 50 GHz。

最佳化高速與高頻設計中的導通孔：

為高速與高頻應用設計導通孔以達到最佳性能，需考慮以下幾點：

1. 導通孔幾何形狀： 使用小直徑導通孔以最小化寄生電容與電感。HDI PCB 中常見的微型導通孔對高頻設計特別有效。

2. 背鑽： 移除未使用的導通孔殘段，以消除高頻諧振。

3. 受控阻抗： 確保導通孔設計符合電路板的阻抗要求，以避免訊號反射。

4. 導通孔縫合： 在高速訊號導通孔周圍使用多個接地導通孔，以確保一致的返回路徑並降低 EMI。

5. 焊盤內導通孔： 對於密集設計，焊盤內導通孔可縮短訊號路徑，但需要先進製程防止焊料虹吸。

與傳統 PCB 設計的比較：

在低速或類比設計中，導通孔對訊號性能影響極小。然而，隨著頻率升高，導通孔的寄生效應變得顯著，需要精確的設計技術。傳統 PCB 設計可能使用標準導通孔而無需太多考慮阻抗或寄生效應，但高速與高頻設計則需要盲孔、埋孔或背鑽孔等先進導通孔類型，以最小化訊號劣化。想了解 PCB 設計中不同類型導通孔的更多資訊，請參閱我們的詳細部落格。

高速 PCB 中設計良好的導通孔優勢：

經過適當最佳化後，導通孔在高頻與高速 PCB 設計中具有以下優點：

緊湊走線： 導通孔可實現多層走線，對複雜與高密度設計不可或缺。
改善熱管理： 散熱導通孔可從高功耗元件中導出熱量。
設計靈活性： 正確的導通孔設計可在不影響性能的情況下進行訊號走線。

結論：

導通孔在 PCB 設計中不可或缺，但在高速與高頻應用中需要謹慎考慮。設計不良的導通孔會降低訊號完整性、增加損耗並引發 EMI 問題。透過了解導通孔的寄生效應，並採用背鑽、受控阻抗與導通孔縫合等先進技術，設計人員可緩解這些挑戰。最佳化導通孔設計是釋放高速與高頻電路全部潛力的關鍵，確保當今尖端電子設備的可靠性能。