眼圖在高速 PCB 設計中的角色
1 分鐘
在高速 PCB 設計中，訊號完整性至關重要。隨著數位裝置的頻率不斷提高，我們必須確保高速 PCB 上各元件之間的可靠通訊。評估高速設計訊號完整性最有效的工具之一便是眼圖。它可用來評估通道雜訊、色散與符號間干擾對基頻脈衝傳輸系統效能的綜合影響。
眼圖以視覺化方式呈現數位訊號的效能，讓工程師能夠評估雜訊、抖動與時序錯誤等因素。從數學角度來看，眼圖是訊號機率密度函數（PDF）的可視化結果。眼圖中「眼睛」睜得越開，代表訊號失真越小。本文將探討眼圖在高速 PCB 設計中的角色、其重要性，以及如何藉由眼圖改善訊號完整性。
訊號的符號間干擾
符號間干擾（ISI）是指連續訊號因訊號完整性問題而互相干擾的現象。這些訊號可能在頻域或時域上無法區分，兩者無法同時成立，因而產生 ISI（由其他元件引起的非預期雜訊）。此外，我們現已具備在時域零交叉點取樣等技術，可減輕 ISI 的影響。
理想上，我們希望訊號零失真、零抖動、零脈衝擴散與零振幅雜訊，也就是輸出訊號與輸入訊號完全一致。能夠觀察到這一點，正是眼圖成為訊號完整性核心工具的原因。
眼圖的關鍵組成
眼圖是透過在不同時間點重複取樣數位訊號所繪製的圖形。當訊號軌跡疊加在示波器或模擬工具上時，會形成類似眼睛的圖案，「眼圖」一詞即源於此。
「眼睛」由訊號的上升與下降邊緣交疊而成。常見的迷思是「高速電路擁有高頻時脈」，實際上高速訊號取決於上升與下降時間。眼圖可提供以下關鍵資訊：
- 眼高：代表訊號雜訊比，顯示訊號區分高與低邏輯位準的能力。
- 眼寬： 反映時序裕量（抖動），顯示訊號在精確時序區間被取樣的能力。
- 眼開度：指眼睛形狀的整體清晰度，表示訊號接收的可用裕量。眼睛越開，訊號品質越好。
從眼圖計算的指標
這些圖表透過繪製通道接收端量測到的訊號位準，顯示位元流在不同位準間的切換。可從眼圖擷取的資訊包括：
- 訊號位準雜訊
- 邊緣轉換雜訊（抖動）
- 偏移
- 工作週期失真
- 位元錯誤率
訊號位準變異：可清楚觀察訊號位準的波動，通常受時序抖動與隨機雜訊影響，阻抗不匹配也會導致位準變化。
平均上升/下降時間： 為平均 90% 至 10% 位準間的時間，反映通道響應與系統雜訊。強反射、雜訊或 ISI 可能導致上升/下降時間不均，甚至出現平台或顯著變化。
平均符號持續時間： 為連續訊號交叉點中點之間的區間。
位元錯誤率（BER）： 透過比較邏輯閾值與眼圖中的接收位元，可估算 BER。理想值可低至 10⁻¹² 或更低。
這些是從模擬與量測眼圖中可辨識的主要指標，同樣適用於單端與差分通道。
如何讀取眼圖
眼圖呈現訊號在不同電壓位準間轉換的統計資料，可量測因 ISI、串擾與驅動器 I/O 電源軌抖動所產生的接收端雜訊。常用的判讀指標是遮罩或眼開度。眼開度越大，代表訊號失真與抖動越小；眼開度越小，則表示存在抖動或雜訊。其他主要解讀因素包括：
- 垂直眼開度： 代表電壓裕量。眼高越大，訊號位準越明確；垂直開度越小，訊號雜訊比越低。
- 水平眼開度： 反映時序裕量。水平開度越寬，取樣時間越充裕；過窄則可能導致時序錯誤。
- 交叉點：訊號在眼圖中心交叉的位置，可協助辨識時脈偏移等時序問題。
- 雜訊與抖動： 邊緣偏離理想位置即為抖動（時序變異）與雜訊，兩者都會降低訊號完整性。
眼圖對高速 PCB 設計的重要性
在高速設計中，數位訊號必須清楚區分邏輯高（1）與低（0）。雜訊、干擾與抖動會扭曲訊號導致錯誤，這些問題在上升/下降時間較短的高速設計中更常見。
眼寬過窄是時序抖動的明確指標，可協助工程師解決 PCB 佈線中的時脈偏移或訊號延遲問題。串擾產生的訊號干擾會降低品質，使邏輯位準難以區分，眼圖可透過突顯失真區域來偵測此問題。
優化 PCB 佈線：工程師可在設計階段透過模擬眼圖來微調與優化高速 PCB 佈線。高速 PCB 設計主要包含以下兩種模擬類型。
高速設計中的模擬類型
眼圖通常使用示波器或訊號完整性模擬工具產生，在 PCB 設計中常用於佈線前與佈線後模擬，以預測並驗證訊號效能。
佈線前模擬：在定稿前，工程師可根據原理圖、預估走線長度與佈線參數模擬訊號效能，此階段的眼圖可預覽設計在實際條件下的表現。
佈線後分析：PCB 製作完成後，可用示波器擷取即時訊號並產生眼圖，與模擬結果比對，找出差異或需優化之處。
改善眼圖的 PCB 設計技巧
為確保眼圖清晰開啟並維持訊號完整性，可參考以下建議：
1) 阻抗控制： 依設計需求控制走線寬度與間距，維持正確阻抗。參閱完整指南了解阻抗不匹配對訊號的影響。
2) 縮短走線與減少貫孔：避免不必要的貫孔與過長走線，以減少延遲與訊號衰減。
3) 訊號完整性：採用適當的差動對走線，降低偏移並維持訊號同步。
4) 適當去耦合： 實施穩固的接地與去耦合策略，降低雜訊與串擾。
5) 電源與地回歸平面：設計低阻抗電源平面，並策略性使用去耦合電容，確保電源完整性。
結論
眼圖是高速 PCB 設計中不可或缺的工具，能清晰呈現訊號品質與完整性。透過眼圖評估與優化設計，可及早發現潛在問題，確保可靠傳輸，並提升整體效能。妥善運用眼圖，工程師能在速度、可靠性與可製造性之間取得平衡，使現代電子設備即使在最嚴苛的應用中也能正常運作。
眼圖是電子領域的強大工具，可為通訊系統的數位訊號品質與完整性提供寶貴見解。無論您是業餘愛好者還是經驗豐富的專業人士，學會解讀眼圖都是必備技能。善用眼圖資訊，工程師就能更精準、高效地設計、優化與排除通訊系統的問題。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......