眼圖在高速 PCB 設計中的角色
1 分鐘
在高速 PCB 設計中，訊號完整性至關重要。隨著數位裝置的頻率不斷提高，我們必須確保高速 PCB 上各元件之間的可靠通訊。評估高速設計訊號完整性最有效的工具之一便是眼圖。它可用來評估通道雜訊、色散與符號間干擾對基頻脈衝傳輸系統效能的綜合影響。
眼圖以視覺化方式呈現數位訊號的效能，讓工程師能夠評估雜訊、抖動與時序錯誤等因素。從數學角度來看，眼圖是訊號機率密度函數（PDF）的可視化結果。眼圖中「眼睛」睜得越開，代表訊號失真越小。本文將探討眼圖在高速 PCB 設計中的角色、其重要性，以及如何藉由眼圖改善訊號完整性。
訊號的符號間干擾
符號間干擾（ISI）是指連續訊號因訊號完整性問題而互相干擾的現象。這些訊號可能在頻域或時域上無法區分，兩者無法同時成立，因而產生 ISI（由其他元件引起的非預期雜訊）。此外，我們現已具備在時域零交叉點取樣等技術，可減輕 ISI 的影響。
理想上，我們希望訊號零失真、零抖動、零脈衝擴散與零振幅雜訊，也就是輸出訊號與輸入訊號完全一致。能夠觀察到這一點，正是眼圖成為訊號完整性核心工具的原因。
眼圖的關鍵組成
眼圖是透過在不同時間點重複取樣數位訊號所繪製的圖形。當訊號軌跡疊加在示波器或模擬工具上時，會形成類似眼睛的圖案，「眼圖」一詞即源於此。
「眼睛」由訊號的上升與下降邊緣交疊而成。常見的迷思是「高速電路擁有高頻時脈」，實際上高速訊號取決於上升與下降時間。眼圖可提供以下關鍵資訊：
- 眼高：代表訊號雜訊比，顯示訊號區分高與低邏輯位準的能力。
- 眼寬： 反映時序裕量（抖動），顯示訊號在精確時序區間被取樣的能力。
- 眼開度：指眼睛形狀的整體清晰度，表示訊號接收的可用裕量。眼睛越開，訊號品質越好。
從眼圖計算的指標
這些圖表透過繪製通道接收端量測到的訊號位準，顯示位元流在不同位準間的切換。可從眼圖擷取的資訊包括：
- 訊號位準雜訊
- 邊緣轉換雜訊（抖動）
- 偏移
- 工作週期失真
- 位元錯誤率
訊號位準變異：可清楚觀察訊號位準的波動，通常受時序抖動與隨機雜訊影響，阻抗不匹配也會導致位準變化。
平均上升/下降時間： 為平均 90% 至 10% 位準間的時間，反映通道響應與系統雜訊。強反射、雜訊或 ISI 可能導致上升/下降時間不均，甚至出現平台或顯著變化。
平均符號持續時間： 為連續訊號交叉點中點之間的區間。
位元錯誤率（BER）： 透過比較邏輯閾值與眼圖中的接收位元，可估算 BER。理想值可低至 10⁻¹² 或更低。
這些是從模擬與量測眼圖中可辨識的主要指標，同樣適用於單端與差分通道。
如何讀取眼圖
眼圖呈現訊號在不同電壓位準間轉換的統計資料，可量測因 ISI、串擾與驅動器 I/O 電源軌抖動所產生的接收端雜訊。常用的判讀指標是遮罩或眼開度。眼開度越大，代表訊號失真與抖動越小；眼開度越小，則表示存在抖動或雜訊。其他主要解讀因素包括：
- 垂直眼開度： 代表電壓裕量。眼高越大，訊號位準越明確；垂直開度越小，訊號雜訊比越低。
- 水平眼開度： 反映時序裕量。水平開度越寬，取樣時間越充裕；過窄則可能導致時序錯誤。
- 交叉點：訊號在眼圖中心交叉的位置，可協助辨識時脈偏移等時序問題。
- 雜訊與抖動： 邊緣偏離理想位置即為抖動（時序變異）與雜訊，兩者都會降低訊號完整性。
眼圖對高速 PCB 設計的重要性
在高速設計中，數位訊號必須清楚區分邏輯高（1）與低（0）。雜訊、干擾與抖動會扭曲訊號導致錯誤，這些問題在上升/下降時間較短的高速設計中更常見。
眼寬過窄是時序抖動的明確指標，可協助工程師解決 PCB 佈線中的時脈偏移或訊號延遲問題。串擾產生的訊號干擾會降低品質，使邏輯位準難以區分，眼圖可透過突顯失真區域來偵測此問題。
優化 PCB 佈線：工程師可在設計階段透過模擬眼圖來微調與優化高速 PCB 佈線。高速 PCB 設計主要包含以下兩種模擬類型。
高速設計中的模擬類型
眼圖通常使用示波器或訊號完整性模擬工具產生，在 PCB 設計中常用於佈線前與佈線後模擬，以預測並驗證訊號效能。
佈線前模擬：在定稿前，工程師可根據原理圖、預估走線長度與佈線參數模擬訊號效能，此階段的眼圖可預覽設計在實際條件下的表現。
佈線後分析：PCB 製作完成後，可用示波器擷取即時訊號並產生眼圖，與模擬結果比對，找出差異或需優化之處。
改善眼圖的 PCB 設計技巧
為確保眼圖清晰開啟並維持訊號完整性，可參考以下建議：
1) 阻抗控制： 依設計需求控制走線寬度與間距，維持正確阻抗。參閱完整指南了解阻抗不匹配對訊號的影響。
2) 縮短走線與減少貫孔：避免不必要的貫孔與過長走線，以減少延遲與訊號衰減。
3) 訊號完整性：採用適當的差動對走線，降低偏移並維持訊號同步。
4) 適當去耦合： 實施穩固的接地與去耦合策略，降低雜訊與串擾。
5) 電源與地回歸平面：設計低阻抗電源平面，並策略性使用去耦合電容，確保電源完整性。
結論
眼圖是高速 PCB 設計中不可或缺的工具，能清晰呈現訊號品質與完整性。透過眼圖評估與優化設計，可及早發現潛在問題，確保可靠傳輸，並提升整體效能。妥善運用眼圖，工程師能在速度、可靠性與可製造性之間取得平衡，使現代電子設備即使在最嚴苛的應用中也能正常運作。
眼圖是電子領域的強大工具，可為通訊系統的數位訊號品質與完整性提供寶貴見解。無論您是業餘愛好者還是經驗豐富的專業人士，學會解讀眼圖都是必備技能。善用眼圖資訊，工程師就能更精準、高效地設計、優化與排除通訊系統的問題。
持續學習
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗，是確保高速 PCB 可靠運作的關鍵。選用損耗因數（Df）較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔，並運用精密製造技術，可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口，並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道，實際量測時卻發現接收端訊號與發射端相差甚遠？這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一，若未納入考量，資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失，通常以 S 參數表示，單位為分貝（dB）；正向傳輸使用 S21，反向傳輸則使用 S12。插入損耗最簡單的公式為： 插入損耗（dB）＝10 log10（Pout／Pin） 其中 Pout 是傳送至負載的功率，Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加，依此公式計算的傳輸值必定為負值。－3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時，接收端的訊號振幅......
低損耗 PCB：適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB，可大幅降低多 GHz 頻率下的介電損耗，進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計；與標準 FR4 相比，插入損耗明顯較低、阻抗更加穩定，散熱效能也更出色。選擇合適的低損耗層壓板，並與 JLCPCB 等經驗豐富的製造商合作，工程師便能從原型製作至大量生產，持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段，都會損失少量能量。對大多數消費性電子產品而言，這些損耗並不顯著；但如果電路需要在多 GHz 頻率下運作、應用於雷達系統，或用來建置 5G 網路基礎設施，每英吋多出數 dB 的額外損耗，都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來，市場對低損耗材料的需求大幅成長；面對超過 25 Gbps 的資料速率，以及進入毫米波頻段的 RF 應用，標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜，並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言，工程師需要能維持良好訊號保真度的材料。本指南將說明......
電磁屏蔽與板邊側輻射：高頻高速PCB包邊銅製程及可製造性落地實操
普通低速設備、常規工業電路板，板材四周只是簡單裁切出來的裸邊，露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段，或是軍工、車載產品要通過嚴苛EMC輻射測試時，這塊不起眼的裸露板邊，就會變成輻射電磁幹擾的縫隙天線，向外部持續洩漏電磁雜波。 想要把外洩的電磁能量約束在多層板內部，同時搭建低阻抗的整機共地平面，PCB側邊鍍銅（Edge Plating）工藝，現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁，不只是單純的結構補強，更是把電磁場邊界理論落地到三維電路板上的實用手段。 一、板邊電磁原理：高階產品為什麼一定要做側邊金屬化 想搞懂PCB側邊鍍銅的必要性，先理清多層板內部電磁場分佈規律。高速多層電路板裡，電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時，電磁波會在電源層和地層之間來回反射震盪。 結合電磁場邊界條件分析：電磁波傳導到電路板物理邊緣時，FR-4板材介電常數約4.4，外部空氣介電常數僅1，兩者阻抗差異龐大。大部分電磁波會反射回板內，但仍有一部分電磁場會順著板材側邊向外洩......
幾何公差下的製造邏輯：PCB厚度選型與高速阻抗控制
在訊號邊緣速率進入皮秒級、硬體結構不斷輕薄化的當下，硬體架構師不能再將板厚視為圖紙上固定的靜態數值，而必須將其當作帶有分佈參數的動態物理變數，納入整體訊號完整性設計考量。 一、板厚規格的產業演變與場景分化 1. 1.6mm標準厚度的產業慣性 印刷電路板產業發展初期，基材多採用酚醛樹脂紙質層壓板（電木板），這類材料最早廣泛用於工業設備的絕緣墊片與配電盤，當時市場供應最穩定的公稱厚度即為1/16英吋。後續環氧樹脂玻纖基材（FR-4）成為產業主流，下游的自動化傳送軌道、板邊連接器卡槽、波峰焊夾具乃至元件引腳長度，都已圍繞1.6mm厚度形成了成熟的產業鏈配套體系，這一規格也因此沿用至今。 2．多層板時代的厚度分化趨勢 隨著硬體架構從雙面板發展到8層、12層甚至24層以上的高階多層板，固守單一板厚規格已無法滿足設計需求。為在有限的垂直空間內佈置更多訊號層與電源參考平面，板厚選型開始根據應用場景出現明顯分化： 消費性通訊終端：為配合外殼結構與Type-C等標準連接器介面，大多維持1.6mm或1.2mm的常規厚度 高速運算背板：需厚銅箔承載大電流、厚介質層拉開層間距，總厚度通常達2.0mm、2.4mm甚至3.2......
馴服吉赫茲級訊號：高頻電路板選材與射頻設計DFM核心準則
隨著5G-Advanced、Wi-Fi 7與車載77GHz/79GHz毫米波雷達陸續進入大規模商用，電子硬體的工作頻率已全面步入吉赫茲乃至微波頻段。在這類高頻傳輸場景下，消費電子常用的FR-4基材，會因為介質損耗偏高、介電常數穩定性不足，成為訊號衰減的主要來源。 對射頻工程師來說，高頻PCB設計早已脫離傳統「走線導通即可」的基本要求，每一段走線本質上都是帶有分佈參數的電磁波導結構。要讓訊號穿過複雜的封裝結構與過孔後，仍維持良好的眼圖與訊號完整性，從基材本身的物理特性到板上佈局的幾何細節，每一環節都不能馬虎。 一、高頻訊號在傳輸線中的傳播特性與設計挑戰 談具體製程與設計規範前，得先建立高頻電磁波在電路板介質中傳遞的物理模型。當訊號頻率突破1GHz後，傳輸線的總衰減量（Total Attenuation, α）主要由兩種機制決定： 其中αc為導體損耗，αd為介質損耗。 1. 趨膚效應帶來的導體損耗 高頻交流環境下，導線內的電流不會均勻分佈在整個導體截面，而是會集中在導體表面極薄的一層；頻率越高，這個趨膚深度就越淺。 這時候銅箔的表面粗糙度就會對訊號產生顯著影響。一旦銅箔表面的微觀起伏幅度超過趨膚深度，......
背鑽導孔：提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁，將殘留孔樁縮短至 0.15 mm（6 mil）以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖，同時仍可保留簡單堆疊結構，成本也遠低於盲孔／埋孔。對任何孔樁長度超過 15 mil（0.381 mm）的設計，尤其是板厚超過 1.2 mm 的電路板，都應考慮使用背鑽，以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中，過孔孔樁會產生阻抗不連續，並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後，以機械方式移除未使用的銅質孔壁，只保留真正需要的電氣導通路徑，從而解決這個問題。這項製程可恢復傳輸線連續性，而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔，以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時，未使用的部分——也就是孔樁......