深入 PCB 結構:層次、疊構與堆疊如何定義現代電路板的性能
1 分鐘
- 構成任何 PCB 結構的核心要素
- 解讀 PCB 層別及其功能
- 掌握 PCB 疊構,取得最佳成果
- PCB 堆疊方式與製造考量
- 結構影響的實體設計因素
- 常見問題(FAQ)
印刷電路板看起來可能只是扁平的綠色矩形,但在表面之下,它們其實是精密的多層結構。隨著裝置日益小型化與複雜化,工程師轉而採用多層板,並精心挑選材料與疊構,以滿足電氣與機械需求。本文將層層拆解,探討基板選擇、疊層結構與堆疊方式如何左右 PCB 性能。我們將從基礎材料談起,一路涵蓋到高密度互連,帶你掌握 PCB 設計的核心要點。文中也會引用業界最佳實務與成本取捨的指導原則,並比較幾種常見且已成業界標準的疊構。

構成任何 PCB 結構的核心要素
基板材料與銅箔基礎
每塊 PCB 都從基板開始,它就像電路板的絕緣骨架。最常見的是 FR-4,價格低廉、機械強度佳,介電常數適中,是萬用的基板選擇。缺點是在射頻頻段損耗較高,因此 RF 與微波板會改用 Rogers 材料,其介電常數穩定且損耗低至約 0.001,性能遠優於 FR-4,但成本約為 5–10 倍。
下一步是在基板上壓合銅箔,銅箔層數決定 PCB 的層數。常見銅厚 0.5 oz 至 2 oz,依載流需求調整;訊號線可用薄銅,電源線則建議用厚銅。
基本疊構中的 Prepreg 與 Core
Core 是雙面已壓合銅的固化基板,剛性高且厚度精準,1.6 mm 標準板可能由一至多片 core 構成。壓合時 prepreg 在高溫高壓下流動,把 core 與外層銅箔黏合。prepreg 最終厚度受壓力與樹脂含量影響,壓合後可能 ±10% 變化。多層板常見 6 層疊構即使用兩片 core,中間與外側夾 prepreg。
Core vs. Prepreg(並排比較): Core 剛性且厚度精準,設計師常把關鍵內層訊號與平面放在 core 上以穩定阻抗;prepreg 擅長填縫,但單獨使用時阻抗精度較低。可把 core 視為骨架,prepreg 視為連接組織。
解讀 PCB 層別及其功能
訊號層 vs. 電源/接地平面
訊號層負責走線與焊墊;電源與接地平面則作為穩定電壓參考與供電網路。多層板通常把內層專門留給連續銅平面,接地平面提供低阻抗迴路並兼 EMI 屏蔽,電源平面則分佈 +3.3 V 或 +5 V。兩者相鄰時形成平行板電容,有助於去雜訊。
將電源與接地緊鄰放置(平面配對)可降低電源雜訊與迴路電感,並抑制地彈與瞬變。這也是為何 IC 電源腳旁要放旁路電容,形成最小迴路。
層數對設計複雜度的影響
層數翻倍約可讓佈線容量翻倍,同時也提高成本與製程難度。2 層板最便宜,但網線一多就擁擠;4 層板常見疊法:
- 訊號
- 接地
- 電源
- 訊號
相較 2 層板,4 層板提供更佳去耦與阻抗控制,成本約增 30–40%。6 層板再增兩層,常見疊法:
- Top(訊號)
- GND
- 訊號
- 訊號
- PWR
- Bottom(訊號)
或
- Top
- GND
- 訊號
- PWR
- GND
- Bottom
層數越高,越能控制走線密度與電源分配,但成本也越高;若成本優先,應盡量減少層數。
多層板的內層與外層差異
外層負責表面貼裝元件與連接器,佈線密度高;內層無法放置表面元件,通常作為走線或連續平面。外層走線為微帶線(一面銅一面空氣),內層為帶狀線(夾在介質中),電容較大、屏蔽較好,阻抗較低。高速差動對常放內層,上下緊鄰參考平面以降低輻射。JLCPCB 建議多層板將接地與電源平面放內層以兼作屏蔽,外層則處理高壓或 I/O。
掌握 PCB 疊構,取得最佳成果
標準疊構範例(2 層至 8 層)

- 2 層 PCB:無內層平面,上下皆為訊號層,常把底層鋪銅當接地,成本低但走線受限。
- 4 層 PCB:Top/Bottom 走線,內兩層為完整平面(GND+PWR),例如 L1=訊號, L2=GND, L3=VCC, L4=訊號,提供良好去耦與阻抗控制,性價比高。
- 6 層 PCB:Top(訊號)–GND–訊號–訊號–PWR–Bottom(訊號),或 Top–GND–訊號–PWR–GND–Bottom,後者雜訊免疫力更佳。
- 8 層 PCB:範例:Top(訊號)–GND–訊號–PWR–PWR–訊號–GND–Bottom(訊號),提供兩組平面配對與四個訊號層,EMI 抑制最佳,但板更厚、成本更高。
疊構對稱與平衡法則
黃金法則:疊構必須上下對稱,避免翹曲。銅厚與層序應以板中心鏡像,例如 6 層板 L1=L6、L2=L5、L3=L4。銅分佈不均會在加熱時造成彎翹。
阻抗控制與訊號完整性
阻抗控制指將走線設計成特定阻抗(常見 50 Ω 單端或 90 Ω 差動)。疊構直接決定線寬與間距,換 prepreg 或移動參考平面都會改阻抗。設計師會用計算器或場求解器調整參數,確保阻抗達標。
良好疊構有助訊號完整性:高速訊號需緊鄰參考平面,JLCPCB 的 HDI 指南建議「訊號下要有地,電源再往上」,形成帶狀線以降低輻射與串音。
PCB 堆疊方式與製造考量
高密度互連(HDI)的順序堆疊
當需要極高密度與大量盲埋孔時,採用順序層壓:先壓合部分層次並鑽孔電鍍,再疊上新的 prepreg 與銅箔進行第二次層壓,如此可做出僅連相鄰層的微盲孔。

例如 12 層 HDI 可先壓 4 層做埋孔,再疊 4 層做埋孔,最後再疊 4 層並鑽盲孔,逐步完成。
Foil Build 與 Cap Build 比較
PCB 製造商主要採兩種疊板方式:foil build(外層用銅箔)與 cap build(外層用 core)。foil build 最常見,成本與彈性兼顧;cap build 外層為厚 core,常用於微波或 RF 板,以獲得極高尺寸穩定性。

總結:foil build 是主流,cap build 僅在性能關鍵時採用;兩者混用則成 hybrid build,需與板廠密切合作選材。
Hybrid 與 Rigid-Flex 結構變化
除全硬板外,設計師有時需 hybrid 或 rigid-flex 結構。rigid-flex 是將硬板區與 polyimide 軟板區壓合在一起,軟板區銅薄(≤1 oz),用無流動 prepreg 防止樹脂溢入彎折區。熱源元件通常擺在硬板區,以便利用熱孔或平面散熱。
結構影響的實體設計因素
熱管理與機械強度
更多銅與層數可橫向擴散熱量,內層平面如同大型散熱片;但剛性提高後,溫差應力也增大,因此對稱疊構至關重要。FR-4 與銅的熱膨脹係數不同,若失衡易導致翹曲或分層,rigid-flex 需用低 CTE 材料與無流動 prepreg 緩解。

成本、尺寸與可製造性取捨
層數越多成本越高,JLCPCB 分析指出 4→6 層或 6→8 層每步約漲 30–40%。厚銅、特殊材料、微盲孔都會加價。但高層數可縮小板面積,節省的 PCB 面積有時能抵消單價上升。JLCPCB 的免費 DFM 可在設計階段掃描 Gerber,提示線寬、間距、缺平面或散熱不足等常見問題。

常見問題(FAQ)
Q:什麼是 PCB 疊構?
疊構是銅層與介電層的順序安排,決定層數與每層用途。
Q:如何決定層數?
依佈線密度、訊號完整性與預算而定。簡單設計 2 層即可,高速或多腳位晶片通常需 4 層以上,以獲得專用平面與額外走線層。
Q:電源與接地平面的作用?
提供低電感迴路、EMI 屏蔽,並與相鄰平面形成電容,有助於去雜訊。
Q:JLCPCB 能協助驗證疊構嗎?
可以!JLCPCB 提供疊構模板、阻抗計算器,以及免費 JLCDFM 工具自動檢查設計。
持續學習
為更安全的高壓 PCB 選擇正確的 CTI 值
重點摘要 較高的 CTI(≥600V,Group I)可在高壓設計中縮短爬電距離,同時防止表面漏電起痕。 標準 FR4(CTI 約 175V)通常不足以應對市電電壓——若要兼顧安全性與緊湊設計,應升級為高 CTI 材料。 務必依照工作電壓與污染等級匹配 CTI 材料組,以符合 IEC/UL 合規要求。 乾淨的組裝環境與良好的佈局做法,是充分發揮高 CTI 層壓板優勢的關鍵。 選擇經認證的高 CTI 材料與經驗豐富的製造商,才能確保 PCB 可靠且可通過認證。 你是否曾經看過兩個高壓焊盤之間出現燒焦、碳化的痕跡,但從原理圖上看,空氣間隙似乎完全足夠?這種深色導電區域稱為表面漏電起痕,而這正是層壓板的 CTI 額定值應該要防止的問題。它是一種在電路板通過高壓測試失敗之前,通常不會被注意到的材料特性。我們都會關心銅厚、走線寬度與阻抗,但真正決定兩個導體能在表面上靠多近、而不讓絕緣表面本身導電的,是基材的比較漏電起痕指數。 如果選錯 材料組,結果不是必須把所有爬電距離做得過大、浪費板面空間,就是設計出一塊在潮濕、多塵外殼中容易產生飛弧或漏電起痕的電路板。這兩種結果都很糟。在本指南中,我將說明 CTI 在 ......
高耐熱PCB選型:Tg參數、無鉛製程熱應力與DFM
做過工控板、高功率電源的工程師,多半都踩過這類坑:實驗室常溫測試全數正常,過完SMT回流焊,或是裝進密閉機殼滿載跑幾百小時後,毫無預警就出現斷路、層間分層。一路追根究底,十有八九和基材耐熱等級選低了有關。很多人選料只盯著介電常數、板厚,偏偏漏了熱力學這條看不見的可靠度底線。 一、玻璃化轉變溫度到底是什麼 FR-4這種基材,說穿了就是環氧樹脂浸漬玻纖布後壓合而成的複合材料,屬於非晶態高分子體系,不像金屬有個明確固定的熔點。 溫度偏低時,樹脂的分子鏈段處於凍結狀態,材料質地硬、剛性足,也就是俗稱的玻璃態,這時候無論機械支撐力還是尺寸穩定性都靠得住。等溫度持續升高到某個區間,分子鏈拿到足夠熱能,開始大範圍鬆動,整個材料會慢慢軟化,變成高彈性的橡膠態,機械強度跟著明顯下滑。對應這個狀態轉變的臨界溫度區間,就是玻璃化轉變溫度,業界一般簡稱Tg。 溫度越過Tg點之後,不光機械強度會斷崖式下降,板材的電氣特性、熱穩定性也會跟著變差。所以Tg值的高低,基本就代表了這款基材能扛住熱衝擊的安全邊界。 二、FR-4的三檔Tg等級與適用場景 目前供應鏈上的FR-4基材,按樹脂耐熱配方的差異,大致分成三個等級,不同廠牌的實......
高速高頻電路板基材選型與物性參數實務解析
在低速數位電路設計中,PCB基材多被視為承載銅箔與元件的機械支撐結構,其電氣屬性往往不會成為系統瓶頸。但隨著訊號邊緣變化率進入皮秒級、系統工作頻率突破吉赫茲門檻,過去被當作理想絕緣體的PCB基材,其物理與電氣特性對鏈路性能的影響將全面顯現。 高頻電磁場環境下,基材內部的高分子樹脂與玻璃纖維布會與傳輸線產生複雜電磁耦合。換言之,若覆銅板基材選型失當,即便在EDA工具中完成了精準的線寬線距與阻抗計算,實際量產的硬體仍可能出現嚴重的訊號反射、相位色散與熱可靠性問題。因此,建立一套基於材料物化特性的選型評估框架,是硬體團隊切入高端電路設計的必備基礎。 一、基材核心物性參數與電氣邊界 開展高速多層板疊層結構設計前,工程師需優先掌握四項關鍵材料參數,並理解其在高溫、高頻極端工況下的變化規律。 1. 介電常數(Dk /εr) 介電常數是衡量材料儲存電能能力的核心指標,直接決定電磁波在介質中的傳播速度,對應關係為: 其中c為真空中光速。Dk值越高,訊號傳播延遲越長。更關鍵的是,常規基材的Dk會隨頻率升高、環境溫度變化產生漂移,導致高頻訊號的不同諧波分量傳播速度不一致,到達接收端時出現相位差,引發訊號失真與眼圖裕量......
掌握斜接轉角技術,實現卓越的高速訊號效能
高速 PCB Mitered Corner 設計指南 你是否曾仔細檢查過高速信號走線上的倒角角落?這些斜角(Mitered Corners)不只是美觀,它們直接影響阻抗連續性、信號反射以及 RF 和高速數位訊號的品質。在 PCB 上使用倒角角落,可能就是你能達到回波損耗目標,避免信號完整性問題的關鍵。 為什麼倒角角在高速 PCB 設計中很重要 尖銳 90° 角的信號反射問題 當微帶線或條線走向尖銳 90° 彎角時,導線有效寬度在角落會變大,形成額外銅區,增加與接地層的局部電容,造成阻抗不連續。這會讓部分信號能量反射回源端。在低頻或上升沿較慢時(<1 GHz 或 <1 ns),反射影響可忽略。但對於 RF 或多 Gb/s 信號,這些角落反射會在 S 參數與眼圖上顯現。 倒角如何改善阻抗連續性 倒角移除角落外側多餘的銅,減少電容不連續。將角落斜切 45° 可降低導線在彎曲處的有效寬度,使阻抗連續性得以保持。倒角百分比(Miter Percentage)表示斜切角度佔角落對角的比例,通常微帶線實務設計中,倒角可移除 60-70% 的角落區域,這是微波工程文獻建議的理論值。 倒角角的核心設計規則 最佳倒角......
高速 PCB 卓越設計的微帶線設計技術
高速 PCB 微帶線設計指南 你是否曾在 PCB 外層布線高速信號時,思考所選擇的走線幾何是否能在多千兆速率下正常工作?你並不孤單。微帶線 (Microstrip) 是 PCB 設計中最常用的傳輸線結構,但它對幾何形狀、材料和製造公差都極為敏感。微帶線設計得當,信號眼圖清晰;若設計失誤,信號完整性將大幅下降。微帶線是高速 RF、PCIe Gen4 或高速 ADC 數據線的核心結構。 微帶線是什麼以及其工作原理 微帶線基本上是在 PCB 外層的導電線路,下面由連續的接地層隔離。它處於混合介電環境中,一部分電磁場穿過線路下方的基板,另一部分穿過上方的空氣或塗層。這種環境使微帶線既方便又挑戰設計。 影響電氣特性的關鍵參數包括: 特性阻抗 (Z0): 取決於線寬、介電厚度、介電常數和銅厚。單端通常 50Ω,差分對 90Ω-100Ω。 有效介電常數 (Dk eff): 是基板 Dk 與空氣 Dk 的加權平均,通常低於基板 Dk。例如 FR4 板 Dk 約 4.2-4.5,微帶線有效 Dk 約 3.0-3.5。 傳播延遲: FR4 微帶線約 5.3-6.0 ps/mm,比條線快,因有效 Dk 較低。 衰減: ......
針床測試在專業 PCB 製造中的優勢
Bed of Nails 測試指南 你是否曾想過,製造商如何每天測試數千塊 PCB 卻不讓生產線變慢?答案通常是使用一種看似狡猾的設備,稱為「Bed of Nails(釘床)測試裝置」。這個平台上有數百根小型彈簧針,每根針都精準對應 PCB 上的特定測試點。它可以在幾秒鐘內檢查整塊 PCB 的電氣完整性,包括短路、開路和元件缺陷,甚至在板子離開工廠之前就完成檢測。 在大規模生產 PCB 時,測試是不可或缺的步驟。它決定了產品的可靠交付與保固退貨之間的差異。釘床測試是專業 PCB 製造中關鍵的一環,雖然現今飛針測試越來越普及,但在高產量生產中,釘床測試仍然是黃金標準。由於其速度快、重複性高、缺陷覆蓋面廣,它幾乎無法被替代。 什麼是 Bed of Nails 測試及其運作原理 釘床測試裝置是一種特殊的電子測試治具,主要應用於電子 PCB 的在線測試(ICT)。名稱直譯即「釘床」。裝置由剛性板(通常為環氧酚醛玻纖板 G-10)、一組彈簧針(通常稱為 pogo pin)組成,這些針孔精確對應 PCB 上的測試點、通孔或焊盤。 實際運作流程如下:待測板(DUT)放置於治具上,透過機械壓板、真空或夾殼機構將板......
