數模混合 PCB 接地設計：回流路徑、地彈與隔離策略

最初發布於 Jul 16, 2026, 更新於 Jul 16, 2026

1 分鐘

硬體設計人員常存在一個思維誤區，認為接地層 GND 能夠無限制吸收各類電磁雜訊，只要 EDA 軟體中連上接地 GND 符號，該位置就能維持零電位。但實際電路環境不存在絕對零電位，所有接地銅箔都會形成由電阻、寄生電感、雜散電容組成的複合阻抗網路。高速數位訊號邊沿變化快，會在銅箔上產生瞬態電壓波動；而微弱類比訊號需要捕捉微伏特等級的微小電壓變化，兩者共用同一層接地平面時，雜訊會互相干擾，大幅降低採樣精度。

妥善規劃數模混合接地，核心是管控高、低頻訊號的電流回流路徑。若迴路設計不當，數位高頻雜訊會透過共阻抗耦合干擾類比電路，直接壓低系統訊雜比（SNR）。

一、高低頻電流回流的行為差異

設計接地銅箔時，要拋開低頻電路「電流走最短直線」的固有觀念。銅箔上回流電流的分布模式，完全取決於訊號工作頻率。

1. 低頻訊號（頻率低於 10 kHz）

電流會優先選擇電阻最低的路徑流動。銅箔本身電阻分布均勻，低頻回流電流會呈扇形散開，沿幾何直線回到供電源頭。

2. 高頻訊號（頻率高於 100 kHz）

電流會優先選擇電感最小的路徑。高頻電磁場被限制在訊號走線與接地平面之間，為降低磁通量、減少能量損耗，回流電流會集中在訊號線正下方的接地銅箔區域。

MCU、FPGA、DDR 這類數位晶片內部存在大量高速開關單元，邏輯位準切換瞬間會抽取大電流。這股變化快速的電流通過接地層寄生電感時，會產生接地彈跳雜訊，計算公式如下：

ground bounce voltage equation

若類比接地與充滿彈跳雜訊的數位接地直接連接，數位干擾會直接滲入精密運算放大器及 ADC 參考電壓，造成採樣數據持續跳動，無法穩定讀取。

二、單點星形接地的適用場景與高頻缺失

針對音頻採集、應變式重量感測這類低頻高精度電路，單點星形接地是業界通用的成熟設計手法。核心邏輯十分簡單：將類比電路、數位電路的回流走線分開獨立鋪設，只在整塊電路板唯一位置（多為電源輸入濾波電容處）做銅箔連接。

透過單點匯流的方式，數位接地產生的彈跳電壓僅會侷限在自身走線迴路，不會流進類比訊號迴路，從源頭隔斷共阻抗耦合帶來的雜訊干擾。

multi device power distribution diagram

圖 1：經典星形接地（Star Grounding）拓撲。

星形接地的限制

當數位電路時脈達數百 MHz 等級時，單點星形接地會引發嚴重電磁干擾問題。

高頻訊號對迴路電感極為敏感，星形接地需要將各支路接地線拉長至統一匯流點，導線電感隨長度同步上升，形成高阻抗回流通道。高頻電流被迫繞遠路匯合，會讓訊號線與回流線之間形成大面積環路，一方面向外輻射電磁雜訊，另一方面也更容易接收外界射頻干擾。因此高速數位系統不適合單點接地，必須改用完整大面積接地銅箔平面。

三、高速數模板主流設計：接地平面區域劃分方案

現今高速數模整合電路最實用的接地設計，是保留完整無切割的整片接地銅箔，透過元件佈局的空間分區隔離雜訊。這也是 PCB 電源與地平面設計的核心思路。

1. 區域劃分原則：隔離數位與類比元件

在 PCB 擺放元件階段，必須在板面上劃分兩大獨立區塊：

數位元件區：微處理器、快閃記憶體、DC-DC 切換電源集中擺放。
類比元件區：微弱感測前級電路、運放、精密電壓基準源集中擺放。
ADC 交界位置：數位類比轉換晶片作為兩區中介，剛好擺放在兩區交界位置。

這樣佈局的優勢在於，高頻數位回流電流只會緊貼自身訊號線下方流動。只要數位走線不跨越區域邊界，數位接地電流就不會流經類比精密元件下方，達到雜訊隔離效果。

mixed signal pcb floorplanning coupling

圖 2：統一地平面下的嚴格空間分區圖。

2. 接地分割槽的設計禁忌：禁止訊號線跨槽

部分設計者為追求雜訊隔離效果，會直接在接地平面開設分割槽，把類比、數位接地物理斷開。這種方式在低頻環境下可行，但只要訊號走線跨過分割槽，就會失效。

高頻回流電流沿走線流動時，遇接地分割槽無法直接跨越，只能沿槽體邊緣繞行，衍生以下問題：

迴路電感急劇上升，訊號邊沿出現明顯過衝與振鈴。
傳輸線特徵阻抗突變，引發訊號反射，損毀訊號完整性。
分割槽會形成槽縫天線，持續對外輻射電磁干擾，造成 EMC 測試不合格。

數模混合接地設計第一準則：若使用分割接地平面，所有訊號走線禁止跨過分割槽。若設計需求必須跨槽，需在走線正下方加裝 0 歐姆電阻、磁珠或高頻電容，作為回流電流的連接橋樑。相關電磁相容性問題可參考高頻 PCB 的 EMI／EMC 與訊號完整性指南。

四、數模接地設計審核檢查表

電路板交付製作前，設計團隊需依據下表逐一檢查接地規劃，確保符合硬體設計規範：

接地策略架構分類	適用訊號帶寬與主晶片特徵	核心佈線防線與規範（Layout Rules）
純類比／音頻單點地（Star Grounding）	DC 至 20 kHz；24-bit 儀表放大器、音頻編解碼器	類比與數位走線在幾何上完全獨立，僅在主電源濾波電容的大腳處實施單點螺栓或銅箔交匯。
統一平面分區佈局（Unified Solid Plane）	100 kHz 至 1 GHz 以上；高速 ADC／DAC、ARM、FPGA 系統	地平面保持完整不分割。元件依數模屬性嚴格進行左右／上下空間隔離，訊號線嚴禁進入對方區域。
局部開槽隔離佈局（Split Ground Planes）	中低頻精密採集，帶部分數位通訊的工控 MCU 與高精度採樣模組	在 ADC 下方實施地分割，analog ground 與 digital ground 透過 Net-tie 或 0 Ω 電阻在 ADC 晶片正下方交匯。

延伸閱讀：理解 PCB 設計中的類比接地與數位接地

透過 JLCPCB 將數模混合 PCB 設計投入生產

完成元件分區、接地平面、回流路徑及跨區走線檢查後，可將 Gerber 與 BOM 檔案提交至 JLCPCB。若專案包含 ADC、運算放大器、MCU 或 FPGA 等表面黏著元件，可搭配 PCB 組裝服務，縮短從設計驗證到成品板的製造週期。

結語：透過空間規劃約束電磁回流場域

數模混合接地設計的核心，是依據馬克士威電磁場理論，透過佈局、銅箔規劃約束電流回流產生的電磁場範圍。

區分數位接地與類比接地，不只是在繪版軟體設定兩個不同網路名稱這麼簡單。資深硬體設計者在規劃佈線時，能夠透過基材、銅箔層，直觀判斷高頻回流電流的流動路徑。

不必過度依賴接地分割槽，也不能一味套用傳統單點星形接地。現今多層高密度電路板的最佳方案，是保留完整接地平面，搭配嚴格的元件空間分區與走線邊界規劃，同時兼顧訊號完整性與電磁相容性，穩定壓抑雜訊干擾。