PCB電源與地平面設計實戰筆記
1 分鐘
製造四層及以上PCB時，我們總會預留整層銅箔專門做電源和地，不少人覺得這樣太浪費，其實從電磁場原理來看，電源層和地層緊挨著，本質就是一個超大平板電容。這個容值不算大，但寄生電感特別低，對付高頻開關噪聲至關重要。按照電容計算公式，平面間距越小，層間耦合電容就越大，能有效壓低電源配電網絡的高頻阻抗，這也是電源層和地層必須盡量貼近的核心原因。
一、回流路徑：高速PCB信号完整性的核心
高速設計里有個關鍵常识：信号不是只在導線里傳輸，而是在導線和参考平面之間的介質中傳播。頻率超過100kHz後，回流電流不會走最短直線，而是貼著信号線下方的地平面形成鏡像電流，所以地平面必須保持完整。
注意事項：最忌諱地平面跨分割，比如為了區分模擬地和數字地，直接把地平面切開。一旦信号線跨過這個缺口，回流電流只能繞遠路返回，不僅會形成環路天線引發嚴重EMI干擾，還會因為阻抗不連續導致信号反射、波形畸變。
二、 接地實操：別糾結點接地，優先用面接地
接地不用在“點”和“面”里反複糾結，直接按場景選就行：
- 低頻、精密模擬電路，用星形接地，避免大電流回路干擾小信号；
- 高速數字電路，必須用平面接地，大面积地平面能把電感壓到極低。
實際布線時：我們常會用鋪地銅填充空白區域，但要避開孤島銅、細長懸空銅，這些區域會變成吸收噪聲的天線。正確做法是用大量過孔把各層地平面缝合起來，保證所有地層電位一致。
圖1. 訊號回流路徑與地平面完整性示意圖
三、 PDN電源網絡：決定芯片會不會无故重啟
電源分配網絡的設計，直接影響CPU、MCU是否會莫名重啟:
1.相比細長走線，電源平面的截面积更大，不僅電阻更低，更關鍵的是平面結構能大幅降低電感。
2.高頻開關狀態下，電感引發的電壓波動，才是系統不穩定的主要原因。
3.即便做了完整電源平面，去耦電容也不能省。安裝時要遵循“先過電容、再進芯片”的原则，過孔必須緊貼電容焊盤，把電流回路縮到最短。
四、 鋪銅技巧：該鋪才鋪，別盲目鋪滿
雙層板里，鋪地銅是改善信号完整性的最後手段；但多層板盲目鋪銅，反而會出問題。
- 鋪銅的優勢：提升散熱、增加屏蔽、降低EMI；
- 鋪銅的风險：長條狀懸空銅箔，會破壞傳輸線特徵阻抗；
實操規範：信号層鋪銅要遵守3W原则，銅皮和走線留足間距，且必須通過過孔可靠接地。
高速設計新挑戰：100G時代的細節要求
信号速率衝到28GHz甚至更高後，平面設計要關注微觀細節：
- 銅箔粗糙度：高頻下趨膚效應明顯，電流只在銅箔表面流動，表面粗糙會大幅增加信号損耗；
- 玻纖編織效應：PCB基板的玻纖布結構，會讓介電常數局部不均勻，對差分對影響極大，可通過旋轉布線、選用高均勻性基材解決。
圖2. 電源與地平面間的平板電容效應
結論：平面設計才是PCB的核心
資深PCB工程師看板子，不會只盯著走線，而是關注電荷在電源網絡中的流動。合理的地平面設計，能為信号提供快速、干淨的回流路徑；電源層與地層的緊密耦合，能為系統提供穩定的能量支撐。布線解決不了的干擾問題，優化平面層往往能直接解決。
如果做高速通訊設備、需要通過嚴苛EMC試試，選擇支持高層數堆疊、阻抗控制精準的PCB廠商，能讓平面與接地設計從理論完美落地到量產穩定。
持續學習
六層板疊層設計：多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板，是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計，訊號回流沿地平面開槽迂迴，電磁干擾（EMI）整改週期往往以季度計；與此同時，層數每增加兩層，製造成本相應上台階，PCB 層數（pcb layer count）的增減需要經過量化論證。PCB 疊層設計（layer stackup design）是電氣性能、佈線密度與製造成本之間的三角權衡，受控阻抗疊層（controlled impedance stackup）則是高速設計的基礎性決策。 多層 PCB 疊層（multilayer pcb stackup）的核心原則僅有一條：每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器，其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡，構成高速 PCB 疊層（high speed pcb stackup）設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk／Df、介質厚度公差與銅厚，再開始阻抗計算與佈線；不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種，應按訊號質量要求與電源軌數量擇一採用： 方案 典......
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計 高密度互連（HDI）製程普及之後，過孔不再僅承擔換層連接職能，其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增，焊盤內過孔／盤中孔（via in pad）是否採用填孔電鍍直接關係球柵陣列封裝（BGA）焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔（what is a pcb via）這一基礎問題，具有明確的工程現實意義——PCB 過孔類型（PCB via types）的選型差異，將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔，用於實現不同導電層之間的電氣連接。它同時也是寄生元件：寄生電感阻礙電流突變，寄生電容擾動高速波形，未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計（PCB via design）的本質，是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力，再決定通孔、盲埋孔、微孔或盤中孔結構，避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔（PTH）採用機械鑽孔，貫穿整個板厚，為成本基......
正確掌握 PCB 特性阻抗，確保訊號可靠傳輸
重點摘要 阻抗定義：特性阻抗由走線幾何形狀和參考平面決定，而不是由銅的直流電阻決定。 核心因素：走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面：高速走線需要連續的參考平面，以防止訊號反射。 工廠驗證：製造商會調整走線寬度，並使用測試條上的時域反射儀檢查阻抗。 設計方法：儘早選擇工廠標準疊層，在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端，但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻，而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線，它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播，它必須給下方的平面充電，並在走線周圍建立磁場。 圖 1：多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數，然後介紹製造商如何獲得並驗證這一數值，以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層，而無需反覆修改。 PCB 中的特性阻抗是什麼？ 特性阻抗不是銅本身的阻抗，而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小：高頻會迫使電流集中在走線表面，10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗：銅箔粗糙度會令電流路徑變長，並大幅提高高速訊號的電阻。 電鍍會影響訊號：ENIG 等低導電率表面處理中的鎳，會增加外露走線的衰減。 較寬走線有助於降低損耗：更寬的走線和更厚的介電層可以擴大電流流動表面，降低導體損耗。 使用平滑銅箔：VLP／HVLP 低輪廓銅箔配合先進層壓材料，是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時，走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下，這個導電層深度只有約 2 µm，而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場，而該磁場會在銅芯內感應出微小的反向電流，使中心區域的電流互相抵消，並在表面附近增強。 圖 1：集膚效應將電流集中在 PCB 的外層 訊號變化越快，可以使用的導電層就越淺。此時，銅箔厚度以及銅箔上電鍍的金屬種類，會決定有多少訊號能夠通過。本指南將解釋集膚深度，以及銅箔粗糙度和表面處理如何造成損耗，並說明如何選擇銅箔、走線幾何形狀和層壓材料，以控制高......
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......