5V輸入電源防護設計：防反接、突波抑制與PCB佈局
1 分鐘
- 一、輸入第一道防護：防反接與突波電壓抑制
- 二、USB 5V 供電專屬設計：抑制插拔湧浪電流
- 三、輸入雜訊濾波設計：抑制 LC 諧振帶來的過衝
- 四、穩壓晶片佈線規範：控制開關電流迴路與散熱
- 五、5V 輸入電路 DFM 量產檢查清單
- 透過 JLCPCB 將 5V 電源防護設計投入生產
- 總結：細節設計決定設備長期可靠度
做硬體開發時，5V 輸入電路是幾乎每個研發人員都會接觸的模組，卻也是最容易因為輕忽細節留下故障隱患的環節。不論消費電子、工業控制模組或物聯網設備，5V 都是常見供電規格；而電源輸入介面作為設備與外部環境銜接的第一處節點，需要承受各類異常工況：使用者插錯高壓電源、正負極接反、反覆熱插拔，以及人體觸碰帶來的靜電衝擊等，各類干擾與異常電壓都可能從這裡進入板卡內部。
一、輸入第一道防護：防反接與突波電壓抑制
外部電源透過 DC 圓頭插座或端子台接入電路時，最常見的故障來源之一就是電源極性接反。若使用者使用非標配電源，或接線時操作失誤，反向電壓可能在極短時間內損毀板上精密晶片，因此防反接電路是輸入端的基礎設計。
1. 三種實用防反接電路方案對比
- 肖特基二極體防護：這是成本最低、線路最簡單的傳統方案，在輸入正極串接一顆低順向壓降肖特基二極體。但即便選用優質型號，2A 負載下仍可能產生約 0.3～0.4V 電壓損耗，後端實際供電僅剩約 4.6V，同時二極體持續產生約 0.8W 熱量，不適合低功耗、大電流設備。
- PMOS 電晶體主動防反接：現階段高穩定性產品多採用這套架構，以降低二極體帶來的功耗損失。PMOS 串聯在輸入正極迴路時，需依本體二極體方向正確配置源極與漏極；電源正接後形成負閘源電壓，使 MOSFET 完全導通。設計前可先了解 NMOS、PMOS 與本體二極體符號，避免因腳位方向錯誤而失去防護作用。
- 專用理想二極體防護晶片：車載、航太等高要求場景會使用 LM74700 這類理想二極體控制器，搭配外接 NMOS，實現低壓降、低漏電流的防護效果，並能快速截斷反向衝擊電流，耐受更嚴苛的異常工況。
- ESD 與突波電壓鉗位保護：防反接器件前端應並聯 TVS。5V 系統需依正常工作電壓、擊穿電壓、鉗位電壓與後級元件絕對最大額定值選型。當熱插拔產生突波或靜電放電（ESD）衝擊發生時，TVS 會迅速切換為低阻抗狀態，將異常電流導入接地銅箔，把後級承受的電壓限制在安全範圍內。
二、USB 5V 供電專屬設計：抑制插拔湧浪電流
隨著 Type-C 介面普及，不少產品直接依靠 USB VBUS 供電。相較獨立 DC 插座，USB 供電必須遵循介面與供電規範，否則可能出現設備無法識別、主機保護斷電等相容性問題；進行板級設計時，也可搭配參考 USB Type-C 的 PCB 佈局指南。
USB 2.0 與 USB 3.0 規範有一項容易被忽略的要求：設備熱插拔瞬間，直接掛載在 VBUS 上的等效電容量需受限。若直接在介面位置放置 100μF 大容量電容，插線瞬間電容近似短路狀態，會從主機抽取很大的湧浪電流。這不僅可能加速 USB 金手指磨損，還會拉低主機輸出電壓，觸發電源過流保護，造成電腦或集線器重啟。
改良設計方法：USB 介面就近僅放置符合規範要求的小型陶瓷電容；後級串接帶軟啟動功能的負載開關或整合式過壓保護晶片。透過控制開關導通斜率，讓後端大容量儲能電容平穩充電，大幅削弱插拔瞬間的峰值電流。
圖 1：USB 5V 輸入端的湧浪電流控制拓撲。
三、輸入雜訊濾波設計：抑制 LC 諧振帶來的過衝
電源經過防護元件後，在送入降壓或線性穩壓晶片前，需要搭配輸入濾波電容，用來濾除線纜攜帶的高頻雜訊並降低電源交流阻抗。通用搭配方式是大容量儲能電容並聯小型高頻陶瓷電容：
- 大容量主電容：10～47μF 鉭電容、鋁聚合物電容或高容值陶瓷電容，負責儲能及平抑低頻紋波。
- 高頻濾波電容：0.1μF、10nF 小型 0402／0603 陶瓷電容，吸收 MHz 等級高頻干擾。若要進一步掌握擺放與回流路徑，可參考 PCB 佈局中的去耦電容指南。
熱插拔 LC 諧振的隱藏風險
輸入線纜本身存在約 0.5～2μH 寄生電感，搭配超低 ESR 陶瓷電容時，熱插拔瞬間會形成高 Q 值 LC 諧振迴路。若迴路缺少足夠阻尼消耗能量，電容兩端電壓會出現劇烈振鈴與過衝，峰值可能接近正常電壓的兩倍；5V 輸入因此可能出現接近 10V 的瞬態高壓，足以威脅低耐壓的後級晶片。
四、穩壓晶片佈線規範：控制開關電流迴路與散熱
多數數位晶片需要 3.3V、1.8V 等低電壓，5V 輸入濾波後會接入 LDO 線性穩壓器或 Buck 降壓晶片。穩壓區域的銅箔走線與鋪銅設計，直接影響整板 EMC 測試結果。使用 DC-DC 降壓電路時，以下兩項核心佈線規則必須嚴格執行。
1. 縮小開關熱迴路面積
降壓晶片內部上下功率管與輸入濾波電容，會形成承載高速斷續大電流的熱迴路，這一區域是板上主要電磁輻射源。
佈局時應讓輸入去耦電容緊貼晶片 VIN 與接地引腳，連線寬且短，盡量在同一銅層完成連接，避免透過過孔繞至底層接地。只有壓縮熱迴路面積，才能從源頭減少磁場向外輻射。
2. 開關節點 SW 的屏蔽與走線控制
晶片 SW 腳連接功率電感，電壓會在 0～5V 之間以數 MHz 高速切換，屬於強電場雜訊源。
- SW 到電感的銅箔線寬需滿足載流需求，但線長應盡量縮短，避免長走線變成輻射天線。
- SW 走線正下方第二層應保留完整接地平面作為電場屏蔽；敏感類比訊號線禁止從該區域下方穿過，防止雜訊透過層間寄生電容耦合。更多抑制高頻干擾的方法可參考 高頻電路中的 EMI 濾波。
五、5V 輸入電路 DFM 量產檢查清單
電路板完成設計並輸出製作檔案前，可依據下表逐項核對輸入模組設計，確保量產穩定性與製造可行性：
| 檢查項目分類 | 核心技術指標與幾何規範 | 達到的技術目的 |
|---|---|---|
| TVS 佈局位置 | 必須緊靠 DC 插座或 USB 介面的引腳，建議距離小於 2.0mm。 | 確保靜電與突波在第一時間被洩放，減少雜訊向內層與後級電路蔓延。 |
| 防反接 PMOS 閘極保護 | PMOS 的 G 極與源極之間建議並聯一顆 10V 穩壓二極體。 | 避免外部非標準電源電壓過高時，瞬態擊穿 PMOS 脆弱的閘極絕緣層。 |
| 輸入走線通流能力 | 依銅厚、允許溫升、走線所在層與散熱條件計算線寬；1oz 銅厚、1A 電流可先以至少 1.0mm（40mil）作為設計檢查起點。 | 降低大電流通過時產生的直流壓降與線路溫升。 |
| 穩壓器大電流散熱 | 降壓晶片的背面散熱焊盤（Exposed Pad）可配置至少 4～9 個直徑約 0.3mm 的散熱過孔；實際孔徑與阻焊方式需配合板廠能力確認。 | 透過散熱過孔將熱量快速傳導至內層大面積接地平面，降低晶片結溫。 |
透過 JLCPCB 將 5V 電源防護設計投入生產
完成防反接、TVS 鉗位、軟啟動、輸入濾波、穩壓器熱迴路與散熱過孔檢查後，可將 Gerber、BOM 與貼片座標檔提交至 JLCPCB。若專案包含 TVS、MOSFET、負載開關、LDO 或 Buck 等表面黏著元件，也可搭配 PCB 組裝服務，縮短從設計驗證到成品板的製造週期。
總結：細節設計決定設備長期可靠度
電源輸入模組的設計水平，能直觀反映硬體團隊對電路物理特性的掌握程度。簡單照搬晶片手冊範例、隨意擺放元件的粗糙設計，往往會在量產後出現無規律死機、晶片燒毀或電磁相容測試不合格等問題。
一套成熟穩定的 5V 輸入電路，需要完整考量熱插拔 LC 諧振風險、USB 供電規範、開關電路雜訊輻射控制與量產佈局規則。若能同時檢查電源完整性、走線、元件間距與散熱細節，便能讓設備在複雜使用環境下持續穩定運行。
持續學習
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......
PCB 電源平面設計指南：Power Plane、分割平面與電源完整性
重點摘要 電源平面可在現代 PCB 中提供低阻抗 DC 電源分配，以及訊號回流路徑。 分割電源平面設計需要謹慎管理邊界，避免產生 EMI 與訊號失真。 去耦電容的配置位置與縮小迴路面積，是維持電源完整性的關鍵。 正確選擇銅厚並做好熱管理，可確保高電流傳輸的可靠性。 JLCPCB 提供適用於複雜電源平面設計的進階 PCB 製造能力。 設計良好的電源平面（Power Plane）可以作為印刷電路板中的低阻抗骨幹，將穩定的直流（DC）電壓分配到各個主動元件，同時為高速數位訊號提供低電感回流路徑。當 PCB 設計人員正確規劃 Copper Pour、Stackup 層間電容、分割電源平面以及 Via 配置時，即使負載電流快速瞬態變化，電源分配網路（Power Distribution Network，PDN）仍能維持穩定的供電電壓。 電源平面在現代 PCB Layout 中的重要作用 主要功能：DC 電源分配與訊號回流路徑 專用電源平面使用連續的大面積銅層取代狹窄的銅走線，可以更加有效地分配 DC 電源，同時也能作為相鄰訊號走線的高頻參考平面。將完整的 Ground Plane 直接配置在 Power P......
PCB 散熱設計完整指南：導熱過孔、厚銅、MCPCB 與接面溫度
重點摘要 銅箔擴散熱量：銅的導熱能力比標準 FR-4 材料高出 1,000 倍以上。 導熱過孔陣列：將 16 至 25 個導熱過孔並聯配置，可以大幅降低熱阻。 高熱負載使用 MCPCB：金屬基板相較於 FR-4 能提供更低的熱阻。 智慧元件配置：將高熱元件遠離 PCB 邊角，並把溫度敏感元件配置在氣流上游。 計算接面溫度：在設計初期估算完整熱阻，可以降低元件因過熱而失效的風險。 PCB 散熱設計可能就是一片電源板能穩定運作十年，還是八個月後就從客戶現場退回來的差別。穩壓器、LED 或馬達驅動器所消耗的每一瓦功率，最終都必須透過銅箔、PCB 基材與空氣真正排出系統。 如果熱傳導路徑設計錯誤，一開始往往不會立即出現明顯問題。電解電容會逐漸乾涸、焊點產生裂紋，最後 PCB 可能以間歇性故障的形式退回，而且在工作台上很難重現。本指南將介紹導熱過孔尺寸與數量、銅箔與基材選擇、完整的接面溫度計算範例、散熱器整合，以及導熱介面材料的選擇方式。 了解熱應力：為什麼高溫會破壞現代 PCB 的可靠度？ 把一個熱鍋放在木製砧板上，整片砧板並不會很快變熱；但如果放在鋼製工作檯上，只需要幾秒鐘，熱量就會快速擴散到整片金屬。......
實現穩定供電：掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值：Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源／接地平面、短 via 連接，以及策略性的去耦電容擺放。 避免反諧振峰值；平滑曲線比單純堆高電容值更重要。 精密製造，例如銅厚與介電層控制，對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電，那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺，將差分對匹配到皮秒等級，卻仍然看到電路板在負載下出現異常。在多數情況下，問題出在 PDN，更精確地說，是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭：FPGA 在密集運算突發期間開始掉位元。原理圖沒問題，訊號完整性也沒問題。但當元件突然吸收大量電流時，核心電源軌下陷了。 那個電壓下陷，其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中，我想用當初希望有人能教我的方式，帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它，以及如何......
高速 PCB 設計中的相位匹配：透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度，以維持精確的訊號時序與相位關係。 在 10 Gbps 下，即使只有 10–15 ps 的偏斜，約等於 1–2 mm 的長度差，也可能使眼圖閉合、提高位元錯誤率，並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊，並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil（0.13 mm）以下，以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合，才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證，支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍，即使是很小的傳播延遲差異，也就是常說的偏斜，都可能導致眼圖閉合、位元錯誤率上升，甚至觸發完整系統失效。 相位匹配可確保訊號，特別是差動對訊號，能以預期的時序與相位關係抵達目的端。要達成這點，需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制，以及 ......