掌握分割平面，實現更乾淨的電源傳輸與更佳訊號完整性
1 分鐘
- 分割平面在現代 PCB 設計中的角色
- 分割平面的優點與潛在風險
- 有效分割平面設計的最佳實務
- 分割平面 PCB 的製造考量
- JLCPCB 在分割平面實作上的專業能力
- PCB 分割平面常見問題
- 結論
重點摘要
- 在需要多個電壓域或類比／數位隔離時，可分割電源平面；但絕不要分割接地平面——務必保持接地連續，以提供乾淨的回流路徑。
- 避免讓高速訊號跨越分割區；若無法避免，請使用縫合電容（0.1 µF），並確保差動對一起跨越。
- 將分割電源平面放在實心接地層旁邊，維持約 10 mil 的隔離槽寬度，並在 IC 腳位附近正確配置去耦電容。
- 良好的分割平面設計可大幅降低雜訊與 EMI，但不良實作可能讓訊號完整性變得更差。
您是否曾遇過新電路板已經能開機運作，但類比感測器數值一直抖動，或音訊輸出明明不該有雜音，卻聽起來帶有嗡嗡聲？十之八九，問題出在您的電源分配上。此外，最常被誤解的解決工具之一，就是分割平面。顧名思義，分割平面是 PCB 上被細分成不同區域的銅平面。若正確實作，它可以將有雜訊的數位電路與對雜訊敏感的類比電路隔離，並讓多組電壓軌的配置更有條理。
如果使用不當，它會破壞您的 回流路徑，並把電路板變成 EMI 天線。分割平面的取捨，本質上是電源完整性與訊號完整性之間的設計遊戲。本指南將說明什麼是分割平面、何時它真正有幫助，以及您必須採取或避免的注意事項，幫助您分辨乾淨佈局與雜訊混亂佈局之間的差別。
分割平面在現代 PCB 設計中的角色
什麼是分割平面？何時需要使用？
PCB 分割平面是指同一層銅箔被蝕刻成一個或多個電氣隔離區域，而隔離區之間的縫隙通常稱為隔離槽。每個區域可以施加不同電壓，也可以服務不同功能區塊。分割平面最合理的用途，是在單一層上配置兩組或更多獨立電源軌。通常在以下情況下會需要分割平面：
- 單一電源層上有多組供應電壓，例如 1.8 V、3.3 V 與 5 V。
- 需要將敏感類比區域與吵雜的數位切換電流隔離。
- 對混合訊號元件（ADC 或 DAC）而言，資料表指定了獨立的類比與數位電源腳位。
電源平面分割是常見且有時必要的做法。然而，接地平面分割則具有風險，通常不是好主意，因為連續接地可為訊號提供乾淨的回流路徑。
在電源與接地分配中的常見使用情境
傳統應用是混合訊號電路板。對音訊編解碼器、精密資料擷取系統或醫療感測器前端而言，將類比電源放在自己的安靜區域會很有幫助。您可以分割電源平面，並透過磁珠或獨立穩壓器為該電源區域供電。其他常見情境包括：
多電源軌電源層：例如 FPGA 核心使用 1.2 V、I/O 層使用 3.3 V，周邊電路使用 5 V。
雜訊敏感量測：當電源上只有幾毫伏漣波就足以破壞量測結果時。
高頻設計，例如運作在數百 MHz 或更高頻率的系統，電源雜訊會直接影響時序裕度。
分割平面的優點與潛在風險
改善雜訊隔離與電壓域管理
區域隔離是最大的優點。透過為每條電源軌提供自己的銅箔區域，可防止切換雜訊經由共用平面阻抗從一個電壓域洩漏到另一個電壓域。如果類比電源能與數位電源正確隔離，某些混合訊號設計可獲得約 20 dB 的雜訊耦合降低。這些優點相當有價值：
- 降低電壓域之間的交互污染：每條電源軌較不容易受到其他電路造成的電壓污染。
- 降低關鍵精密類比區域的接地彈跳。
- 限制 EMI 範圍：干擾會被限制在局部，而不是到處輻射。
- 建立專用區域：佈線與去耦規劃會更容易理解與管理。
對回流路徑與訊號完整性的風險
每一條高速訊號都會產生回流電流，而這些回流電流通常希望沿著走線正下方的平面流動。當訊號跨越分割區時，回流電流會遇到無法直接通過的間隙。隔離槽會迫使回流電流繞行更長路徑，進而讓電流迴路變大。在這個迴路中，您會同時製造出三個問題。
它會增加迴路電感，因此訊號完整性會受損，並在阻抗不連續處產生反射。它也會變成非常有效的輻射源，提高 EMI 數值，並危及 EN 55032 或 FCC Part 15 等合規性。此外，共用該繞行路徑的訊號之間也可能產生串擾。
有效分割平面設計的最佳實務
正確放置、隔離槽與縫合導孔策略
首先，應在功能區塊的實體分界處進行分割——類比區在隔離槽一側，數位區在另一側。隔離槽本身不需要很寬；約 10 mil（0.254 mm）的間隙通常足以隔離不同區域。如果兩個區域需要連接，應使用單一受控橋接點，而不是讓邊界到處漏接。以下是幾項經驗證有效的技巧：
- 縫合導孔：將分割電源區域連接到相鄰層的連續接地平面，使回流電流保持緊密耦合。
- 縫合電容：若訊號必須跨越分割區，可在隔離槽兩側安裝小電容，通常為 0.1 µF 或 1 nF，以提供高頻 AC 回流路徑。
- 去耦紀律：在每個 IC 電源腳位 0.05 至 0.1 英吋（1.3 mm 至 2.5 mm）內配置去耦電容，使局部平面阻抗維持在毫歐等級。
差動對與高速訊號如何處理平面分割
高速訊號與分割平面，是一組很糟糕的組合。最基本原則是：絕不要讓高速訊號跨越平面分割。如果無法避免跨越，請遵守以下防護原則：
- 對差動對而言，例如 90 Ω 的 USB 3.0，以及 PCIe 與 LVDS，差動對的兩條線必須在同一位置跨越分割區，以維持偏斜匹配。
- 在跨越點旁邊加入縫合電容，為跨越電流提供回流路徑。
- 盡可能使用一組連續接地平面，而不是依賴分割電源平面作為參考。
- 將層疊結構納入考量，以取得最佳性能。
層疊設計對最佳性能的影響
分割平面是否具有容錯性，取決於您的疊層。基本規則是：被分割的電源層應放在實心且連續的接地平面上方。如此即使上方電源平面被切割，每條訊號仍可擁有乾淨的回流路徑。以下是幾項疊層設計指南：
在 4 層板中，只建議分割電源層，並將其中一個內層作為實心接地層。對 6 層以上設計，請確保高速佈線層被夾在實心參考平面之間，並讓任何分割區遠離高速佈線層。應盡量減短信號層與參考平面之間的介電層厚度，以強化回流電流耦合並控制阻抗。
分割平面 PCB 的製造考量
蝕刻精度與平面完整性控制
不同區域之間的隔離槽完全取決於蝕刻製程。如果蝕刻不均，10 mil 間隙可能會蝕刻不足，造成銅橋連接兩個區域；也可能蝕刻過度，侵蝕其他位置的間距。兩者都會破壞您原本建立的隔離。影響製造期間平面完整性的因素包括：
- 嚴格蝕刻公差，以確保隔離槽寬度符合設計意圖。
- 平衡銅分布，避免大面積平面在面板上不均分割而造成翹曲。
- 隔離槽周圍的銅邊緣應保持乾淨，因為銅屑或殘留碎片可能造成短路。
在製造過程中確保可靠性能
除了蝕刻之外，整個製造流程都會影響分割平面在實際使用中的表現。壓合對位可用來確認分割電源層是否正確位於其所依賴的接地平面上方。對位偏差會改變走線、間隙與參考平面之間的關係。以下檢查有助於確保可靠生產：
- 在壓合與鑽孔期間確認層間對位。
- 確保縫合導孔中的電鍍均勻，以維持低阻抗的導孔到平面連接。
- 進行電測，以確認每個隔離區域確實彼此隔離，且每個連接都能正常導通。
JLCPCB 在分割平面實作上的專業能力
針對複雜分割平面佈局的進階 DFM 審查
JLCPCB 的即時報價系統會在每次上傳時自動執行可製造性設計（DFM）審查，並在投產前提示問題，例如間距不足或隔離槽周圍出現銅屑風險。對中階設計人員來說，這種早期回饋是一道安全網，可在問題仍容易修正時，提早抓出平面完整性問題。EasyEDA 與 JLCPCB 直接整合，因此您可以在同一工作流程中修改分割電源層，並重新檢查可製造性。由於回饋迴圈很短，您可以在不靠猜測的情況下調整隔離槽寬度與縫合策略。
精密製造，確保乾淨電源傳輸
精準的銅箔是乾淨電源傳輸的第一步。當您設計隔離區時，JLCPCB 的受控蝕刻製程可將它準確實現。平台支援多種不同表面處理，從 HASL 到 ENIG、多種層數，以及受控阻抗能力，這些對分割平面設計都很重要。PCB 起價 $2，最快 1 至 2 天交付，讓您可以快速製作分割平面原型板、進行量測並優化設計，而不必長時間等待。當您正在調整電源與接地分配時，這種快速回饋非常有用。
PCB 分割平面常見問題
Q：PCB 設計中的分割平面是什麼？
分割平面是指同一銅層被蝕刻間隙，也就是隔離槽，分成兩個或更多電氣隔離區域。每個區域可承載不同電壓軌，或服務不同功能區塊，例如分離類比與數位電源域。
Q：我應該像分割電源平面一樣分割接地平面嗎？
一般來說，不建議。電源平面分割很常見，且對多組電壓軌而言經常必要；但接地平面分割會破壞回流路徑，通常會傷害訊號完整性。請保持接地連續，讓每條訊號都有乾淨的回家路徑。
Q：高速訊號跨越平面分割時會發生什麼事？
回流電流會被迫繞過間隙，造成迴路電感增加、反射變多，並提高 EMI。如果無法避免跨越，請在跨越點旁邊放置縫合電容，並讓訊號參考連續接地平面。
Q：分割平面之間的隔離槽應該多寬？
約 10 mil（0.254 mm）的間隙通常已足以隔離兩個電源域。此間隙會透過平面電容與附近去耦電容形成 AC 路徑，因此過寬的隔離槽通常不會帶來太多額外好處。
結論
掌握分割平面，是在現代混合訊號 PCB 設計中實現更乾淨電源傳輸與更佳訊號完整性的有效方法之一。正確使用時，分割電源平面可將敏感類比電路與吵雜數位區域隔離，降低串擾、減少接地彈跳，並在多組電源供應下維持穩定電壓軌。
然而，成功取決於有紀律的實作。務必保持接地平面連續，策略性配置縫合電容與導孔以支援回流路徑，盡可能避免讓高速訊號跨越分割區，並遵循經驗證的層疊設計實務。執行不良的分割設計，很容易製造出比它解決的問題更多的問題——讓電路板從精密儀器變成 EMI 輻射源。
透過理解區域隔離的力量，以及回流路徑的關鍵重要性，您可以更有信心地設計出在音訊系統、精密感測器、醫療裝置與高速數位電路等嚴苛應用中可靠運作的 PCB。
準備好將這些原則付諸實踐了嗎？將您的下一個分割平面設計上傳至 JLCPCB，運用其即時 DFM 回饋，將乾淨電源傳輸的設計願景轉化為高品質、專業製造的電路板。
持續學習
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......
PCB 電源平面設計指南：Power Plane、分割平面與電源完整性
重點摘要 電源平面可在現代 PCB 中提供低阻抗 DC 電源分配，以及訊號回流路徑。 分割電源平面設計需要謹慎管理邊界，避免產生 EMI 與訊號失真。 去耦電容的配置位置與縮小迴路面積，是維持電源完整性的關鍵。 正確選擇銅厚並做好熱管理，可確保高電流傳輸的可靠性。 JLCPCB 提供適用於複雜電源平面設計的進階 PCB 製造能力。 設計良好的電源平面（Power Plane）可以作為印刷電路板中的低阻抗骨幹，將穩定的直流（DC）電壓分配到各個主動元件，同時為高速數位訊號提供低電感回流路徑。當 PCB 設計人員正確規劃 Copper Pour、Stackup 層間電容、分割電源平面以及 Via 配置時，即使負載電流快速瞬態變化，電源分配網路（Power Distribution Network，PDN）仍能維持穩定的供電電壓。 電源平面在現代 PCB Layout 中的重要作用 主要功能：DC 電源分配與訊號回流路徑 專用電源平面使用連續的大面積銅層取代狹窄的銅走線，可以更加有效地分配 DC 電源，同時也能作為相鄰訊號走線的高頻參考平面。將完整的 Ground Plane 直接配置在 Power P......
PCB 散熱設計完整指南：導熱過孔、厚銅、MCPCB 與接面溫度
重點摘要 銅箔擴散熱量：銅的導熱能力比標準 FR-4 材料高出 1,000 倍以上。 導熱過孔陣列：將 16 至 25 個導熱過孔並聯配置，可以大幅降低熱阻。 高熱負載使用 MCPCB：金屬基板相較於 FR-4 能提供更低的熱阻。 智慧元件配置：將高熱元件遠離 PCB 邊角，並把溫度敏感元件配置在氣流上游。 計算接面溫度：在設計初期估算完整熱阻，可以降低元件因過熱而失效的風險。 PCB 散熱設計可能就是一片電源板能穩定運作十年，還是八個月後就從客戶現場退回來的差別。穩壓器、LED 或馬達驅動器所消耗的每一瓦功率，最終都必須透過銅箔、PCB 基材與空氣真正排出系統。 如果熱傳導路徑設計錯誤，一開始往往不會立即出現明顯問題。電解電容會逐漸乾涸、焊點產生裂紋，最後 PCB 可能以間歇性故障的形式退回，而且在工作台上很難重現。本指南將介紹導熱過孔尺寸與數量、銅箔與基材選擇、完整的接面溫度計算範例、散熱器整合，以及導熱介面材料的選擇方式。 了解熱應力：為什麼高溫會破壞現代 PCB 的可靠度？ 把一個熱鍋放在木製砧板上，整片砧板並不會很快變熱；但如果放在鋼製工作檯上，只需要幾秒鐘，熱量就會快速擴散到整片金屬。......
實現穩定供電：掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值：Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源／接地平面、短 via 連接，以及策略性的去耦電容擺放。 避免反諧振峰值；平滑曲線比單純堆高電容值更重要。 精密製造，例如銅厚與介電層控制，對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電，那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺，將差分對匹配到皮秒等級，卻仍然看到電路板在負載下出現異常。在多數情況下，問題出在 PDN，更精確地說，是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭：FPGA 在密集運算突發期間開始掉位元。原理圖沒問題，訊號完整性也沒問題。但當元件突然吸收大量電流時，核心電源軌下陷了。 那個電壓下陷，其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中，我想用當初希望有人能教我的方式，帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它，以及如何......
高速 PCB 設計中的相位匹配：透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度，以維持精確的訊號時序與相位關係。 在 10 Gbps 下，即使只有 10–15 ps 的偏斜，約等於 1–2 mm 的長度差，也可能使眼圖閉合、提高位元錯誤率，並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊，並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil（0.13 mm）以下，以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合，才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證，支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍，即使是很小的傳播延遲差異，也就是常說的偏斜，都可能導致眼圖閉合、位元錯誤率上升，甚至觸發完整系統失效。 相位匹配可確保訊號，特別是差動對訊號，能以預期的時序與相位關係抵達目的端。要達成這點，需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制，以及 ......