GPT-6 Astra 在 KiCad 中的 PCB 設計：從簡述到已驗證原生專案

GPT-6 Astra 生成的 PCB 初看可能很簡單，但要建立整潔的原生 KiCad 專案，遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。

在本專案中，GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器，重點是保持原生專案一致，而不是只製作一塊外觀看似正確的 PCB。

本指南將介紹：

• OpenAI 實際展示了 GPT-6 Astra 在 KiCad 中能做甚麼
• 電路板如何由四行簡述變成已完成佈線的雙層 PCB
• 如何在不加入排除項目的情況下解決 46 項原理圖一致性問題
• 零 ERC 及 DRC 違規代表甚麼，以及不代表甚麼

十步流程：在 KiCad 中使用 GPT-6 Astra 設計 PCB

整個流程分為十個階段。深入細節前，先閱讀以下概覽。

開始前準備

• 具備檔案存取及應用程式控制能力的桌面代理環境，因為只有聊天介面的工具無法直接操作 KiCad。
• KiCad 10.0 或更新版本，以及（如打算使用）本地自動佈線器。
• 一個包含資料表及任何參考設計的專案資料夾。

十個簡短步驟

1. 將資料表及參考檔案集中在同一個專案資料夾，然後讓 GPT-6 Astra 存取該資料夾。
2. 在一則訊息中提供完整簡述：供電電壓、通道數量、負載阻抗、元件技術及尺寸限制。
3. 根據目前版本的資料表驗證參考設計，不要直接複製。
4. 將原理圖建立為原生 KiCad 物件，分為主頁及第二頁。
5. 佈局前驗證每個封裝，包括第 1 腳、焊盤編號、極性、方向，以及適用時的可訂購性。
6. 將設計規則設定為下單時會採用的數值，然後在固定的電路板外框內放置元件。
7. 先定義並鎖定關鍵電源、bootstrap 及開關銅箔。
8. 讓自動佈線器完成低電流網絡，再重新填充銅區，確認已鎖定的銅箔仍然存在。
9. 將所需元件庫與專案一同封裝，並驗證每個原理圖元件都連接到正確的 PCB 封裝。
10. 同時執行 ERC、DRC、未連接項目及一致性檢查，然後匯出 Gerber、鑽孔檔案、BOM 及貼片檔案。

OpenAI 實際展示 GPT-6 Astra 在 KiCad 中完成的工作

OpenAI 發布了一段模型在 KiCad 中進行 PCB 佈局的濃縮影片。不過，頁面內容沒有進一步說明，因此準確理解原文用字十分重要。

影片說明文字清楚界定了範圍：「這是 GPT-6 Astra 在 KiCad 中進行印刷電路板（PCB）佈局的 15 秒濃縮播放片段，展示它透過放置元件及佈線銅連接，將電子原理圖轉化為可製造 PCB。」

電腦操作技能不等於 KiCad 整合

電腦操作意味着模型讀取螢幕並發出滑鼠及鍵盤動作。因此，它只是以使用者身份操作 KiCad，因為它沒有自己的佈線引擎及設計規則檢查器。

當銅箔看似完成佈線時，實際上是 KiCad 自己的工具進行幾何運算。沒有任何 KiCad 程式碼被交換，因此不能僅憑該示範推斷 OpenAI 與 KiCad 存在任何關係。

15 秒片段沒有展示的內容

影片說明是從既有原理圖開始。因此，真正電路板的多個階段並未出現在畫面中：

• 原理圖繪製：符號選擇、引腳類型及網絡定義都在片段開始前完成。
• 零件選擇：片段沒有涉及封裝、電壓額定值或供應商的選擇。
• 規則處理：完成佈局後仍須通過設計規則檢查，但片段在此之前便結束。
• 專案結構：元件庫、原理圖與電路板的連結，以及可攜性，在銅箔渲染畫面中都不可見。
• 製造：Gerber 匯出、鑽孔檔案產生、貼片資料及工廠審查均不包括在內。

GPT-6 Astra 在 KiCad PCB 專案中完成的工作

我以電氣設計簡述及參考檔案開始一個新的 TPA3116D2 立體聲放大器 PCB 專案。目標是製作一塊緊湊電路板，使用單一 12 V 電源、立體聲線路輸入、兩個 4 歐姆揚聲器輸出，並且只使用 SMD 元件。

GPT-6 Astra 從該簡述開始完成設計工作，涵蓋以下每個階段：

• 電路開發：Astra 從資料表及參考資料提取電路，然後在連接前驗證數值、封裝及引腳分配。
• 封裝驗證：根據製造商圖紙檢查焊盤編號、極性、旋轉方向及焊盤尺寸。
• 元件放置：在 44 x 34 mm 的雙層外框內排列輸入、放大器、電源旁路及輸出濾波器。
• 佈線：先定義並保護關鍵電源、bootstrap 及開關連接，再執行本地 Freerouting 完成剩餘低電流網絡。
• 原生專案及發佈：建立兩個互相連結的原理圖頁面、封裝元件庫、執行檢查，並匯出製造檔案。

KiCad 保存了已佈線的 PCB 及可重新填充的接地銅區，最終原生專案則加入兩個互相連結的原理圖頁面。可用的發佈版本不只是能正確開啟的電路板；原理圖、PCB、元件庫及專案連結都必須保持一致。

電路板共有 45 個封裝實例及 120 個 SMD 焊盤，但只有 40 個已裝配元件。J1–J4 及 TP1 是導線與測試焊盤，因此不會列入 BOM 及貼片檔案。

專案背後的提示詞

整個專案由六段記錄的提示詞推動。需求設定電氣及實體目標，後續提示則延續工作並指定最終交付內容。

詳細電路決策、佈線修正及驗證，均在上述提示詞之間完成。

在 KiCad 10.0.4 中建立原生原理圖

電路參考來自器件資料表。GPT-6 Astra 從該參考資料中提取所需電路，並以原生 KiCad 原理圖重新建立，當中包括真正的符號、引腳、導線及網絡標籤，而不是嵌入圖片。

由於原理圖保持完全可編輯，KiCad 可以執行電氣檢查並與 PCB 進行比較。整個過程一直以資料表作為獨立參考，因為一張原理圖即使看似正確，也可能包含錯誤或遺漏的連接。

主頁：輸入、電源及控制

根頁面承載放大器、電源旁路及設定跨接。四個 2.2 uF X7R 電容器會對兩個訊號輸入及其接地參考進行交流耦合，而 C2 及 C4 則在 J2 附近返回輸入接地。

電源旁路刻意分成三個頻率範圍：

• 低頻／大容量：兩個 100 uF、25 V 的低 ESR 電容器靠近器件，以保持本地電荷。
• 中頻：每一對 PVCC 都在電源引腳旁配置自己的 100 nF 電容。
• 高頻：每一對 PVCC 另配置 1 nF 電容，而第 17 腳 AVCC 則使用獨立的 100 nF 電容，因為該引腳為類比部分供電。

三個電阻及一個焊盤負責設定。R2 的 5.6 kΩ 值選擇 20 dB 增益設定；R1 及 R3 的 100 kΩ 值則負責連接 SDZ 與 FAULTZ 的上拉，以及 MUTE 保持。

圖：從原生專案匯出的根 KiCad 原理圖頁面，承載立體聲輸入、U1、電源旁路及控制網絡。

第二頁：Bootstrap、輸出濾波器及揚聲器焊盤

名為 `Output_Filters.kicad_sch` 的第二頁承載重複網絡。這樣分頁可讓兩頁在文章寬度內保持清晰。

每條輸出支路使用一個 10 uH 電感，後接 680 nF 電容及 1 nF 旁路電容。串聯的 3.3 Ω 及 10 nF 支路返回接地，因此濾波器會被阻尼，而不會任由其振鈴。

圖：從原生專案匯出的 Output_Filters 子頁面，集中顯示 bootstrap 電容、四條 LC 輸出支路及揚聲器焊盤。

四個 220 nF bootstrap 電容也位於此頁。必須說明它們的引腳配對，因為錯誤配對可能在視覺檢查中被忽略。

左聲道連接 BSPL 24 至 OUTPL 23，以及 BSNL 20 至 OUTNL 21。右聲道連接 BSPR 30 至 OUTPR 29，以及 BSNR 26 至 OUTNR 27。在同一聲道內將配對反接，是電氣錯誤，而非外觀問題。

不加入排除項目，解決 46 項原理圖一致性問題

KiCad 首次進行一致性檢查時發現 46 項問題，主要是缺少 Manufacturer 及 Rating 欄位，以及刻意未連接的 SYNC 引腳。

這些不是佈線或間距錯誤。即使 PCB 幾何形狀有效，原理圖及元件資料仍可能未完全一致。所有 46 項問題都在來源資料中修正，沒有單純為了讓報告通過而加入新的排除項目。

在 KiCad 中管理封裝、元件庫及元件連結

只有當符號及封裝都隨專案一同攜帶時，原生專案才具備可攜性。因此，Astra 將所需定義封裝在專案旁邊，而不是從個人元件庫中解析。

1. 本地元件庫及專案元件庫表

三個檔案承擔專案的元件庫部分。它們全部在專案資料夾內解析，因此發佈版本不依賴建立它的電腦。

• `TPA3116_Native.kicad_sym` 保存具有明確引腳電氣類型的專案符號，包括 GND、AVCC 及 PVCC 引腳的電源輸入。
• `TPA3116_SMD.pretty` 保存 45 個焊盤圖形，每個封裝實例一個，與電路板實際使用的封裝一致。
• `sym-lib-table` 及 `fp-lib-table` 透過 `${KIPRJMOD}` 解析兩個元件庫，使路徑保持相對於專案的位置。

定義引腳類型，才能讓電氣檢查真正發揮作用。如果所有引腳都標記為被動，ERC 通過的意義很小；若將電源引腳定義為電源輸入，結果便更具參考價值。

2. 元件連結及 3D 模型路徑

另外兩種連結會將原理圖與 PCB 連接起來，雖然它們在銅箔檢視中不可見：

• 原理圖 UUID 路徑：將每個符號連接到其精確封裝。
• 40 個相對於專案的 3D 模型連結：讓元件模型保持在專案資料夾內。

編輯設計時，這些連結十分重要。只要它們保持完整，原理圖更新便會修改正確的 PCB 元件；連結損壞則可能令工具把該元件視為替換元件。

3. 在獨立資料夾測試 KiCad 專案的可攜性

Astra 沒有假定專案具備可攜性，而是實際進行測試。它將原生檔案、兩個本地元件庫及所有模型檔案複製到獨立資料夾，然後在該處重新執行 ERC、DRC 及原理圖一致性檢查。

複製版本回報零違規、零未連接項目及零一致性問題。沒有發現絕對路徑或缺少元件庫，因此發佈版本不依賴建立它的電腦。

GPT-6 Astra 的 KiCad 驗證實際證明了甚麼

其中一項是原理圖與電路板之間的電氣一致性，另一項則是確認重用的佈局是否保持不變。

獨立檢查最為重要。兩個檔案即使互相匹配，也可能共同保留同一個錯誤，因此我們亦根據原始保存的規格，逐一比較全部 120 個引腳至焊盤連接。

被忽略的 KiCad DRC 及 ERC 規則代表甚麼

零違規結果只適用於已啟用的檢查項目。

• DRC 忽略五個類別：缺少 courtyard、偏離中心的過孔端點、調諧輪廓幾何形狀、封裝篩選器不匹配，以及元件類型不匹配。
• ERC 忽略四個類別：單一全域標籤、四向接點、SPICE 模型問題，以及封裝篩選器。

如果某項檢查被停用，它便無法回報錯誤。因此，這九個被忽略的類別是結果的一部分，而不是可以略過的附註。

為甚麼檢查透過命令列執行

由於首次啟動應用程式的要求逾時，Astra 使用 KiCad 命令列工具執行驗證及 CAD 匯出。之後 PCB Editor 成功開啟完成的電路板，其狀態區顯示的數值與保存的報告相同。

圖：實際的 KiCad PCB Editor 截圖，狀態區顯示 120 個焊盤、51 個過孔、253 段走線，以及 0 條未佈線連接。

KiCad 中的 PCB 元件放置、銅區及 DRC

這個 KiCad 專案保留兩個可編輯的接地銅區，分別位於兩個銅層，讓佈局修改後可以重新填充。

在 EasyEDA 版本中，由於使用的轉換方法相同銅箔被轉換為 28 個固定填充的區域。這不代表 EasyEDA 沒有原生銅區。該次匯入在修正前亦回報了50 項連結不匹配。

在 KiCad 中移動元件後會發生甚麼變化

當銅區可以重新填充，而不是固定區域時，三項編輯工作會有不同的行為。每項工作完成後仍需重新檢查：

• 移動元件：可重新填充的銅區會在下一次填充時重新產生間距開口；固定區域則會保留舊開口，除非有人重新建立它。
• 修改原理圖：「從原理圖更新 PCB」（通常是 F8）會將修改套用至已連結元件，套用前應先審閱變更清單。
• 確認修訂版本：重新填充銅區不會修復斷裂走線或變長的回流路徑，因此必須重新執行 ERC、DRC 及一致性檢查。

圖：從原生電路板匯出的 KiCad 前層銅箔圖，顯示前層佈線連接及銅區間距開口。

進一步編輯時請使用副本，並將已檢查的發佈版本保留為基準。KiCad 10 的使用手冊記錄了填充、更新及階層工具。

匯出 KiCad Gerber 檔案及組裝資料

Astra 直接從已檢查的原生電路板匯出製造資料。因此，圖形資料與通過檢查的設計一致，而不是某個中間版本。

KiCad 製造匯出內容

• 九個圖形層：雙面的銅箔、阻焊層及絲印，另加頂層和底層錫膏，以及電路板外框；絲印已扣除阻焊層區域。
• 兩個 Excellon 鑽孔檔案：電鍍孔及非電鍍孔分開寫入，單位為毫米，原點取自鑽孔檔案。
• 鑽孔報告記錄 51 個 0.30 mm 電鍍孔及 0 個非電鍍孔，因此此處所有孔都是互連過孔。
• 位置及 BOM 資料：貼片檔案列出 40 個已裝配的頂層 SMD 元件，原生 BOM 另外加入製造商、MPN 及額定值欄位。

貼片檔案中的座標以毫米為單位，X 軸向右、Y 軸向上。電路板左上角位於原點，因此 Y 值為負數；旋轉慣例需要與組裝商確認。

圖：供組裝使用的 KiCad 製造層圖，標示每個參考標號及預留的頂部散熱器區域。

為甚麼整潔的 KiCad DRC 不等於可製造性檢查

DRC 會檢查設計中定義的規則；製造審查則會檢查特定工廠能否製作該電路板。若沒有正確的限制條件，兩者都不能單獨作為依據。

製造審查的電路板級檢查

1. 疊層及銅重：走線寬度以標稱 1.6 mm FR-4 及 1 oz 銅為假設，因此成品銅重的任何變化都會影響其背後的電流及熱設計假設。
2. 環形環及鑽孔：0.60 mm 過孔焊盤中的 0.30 mm 鑽孔會留下 0.15 mm 環形環。請將此數值與已發布的 PCB 製造能力比較。
3. 阻焊層及錫膏：阻焊層擴展設定為每個焊盤邊緣 0.05 mm；導線及測試焊盤則按設計不開錫膏窗。

組裝及資格確認檢查

1. 組裝可行性：收緊後的 C11 courtyard 限制、電感本體之間的間距，以及散熱器禁佈區，都需要進行組裝能力審查。
2. 散熱配置：需要合適的頂部散熱器或散熱片，而本次發佈版本並沒有建模該部件。
3. 電氣資格確認：電容器的偏壓及紋波額定值、電源裕量，以及導線應力消除，仍需在 Rev A 原型上確認。

DFM 分析及設計驗證是下一步工作，而不是已完成的工作。本專案不包括 DFM 上傳、工廠審查、報價或下單。

圖：使用簡化的專案模型製作的近似 KiCad 3D 視覺化，未安裝散熱器，也未進行裝配配合檢查。

這塊電路板從未製造、組裝或量測，因此其輸出功率、溫度及電磁行為仍未驗證。TPA3116D2 資料表所列的 2 x 50 W 最高數值，並不是 12 V 電路板的額定值。

結論

這個 GPT-6 Astra KiCad 專案顯示，有效的電路板檔案與整潔的原生專案並不是同一件事。真正的工作，是確保原理圖、元件資料、封裝及 PCB 全部一致。Coilcraft 電感及 Panasonic 電容等元件選擇，也需要根據實際訂購的零件再次核對。

AI 工具可以加快原理圖繪製、佈局及專案重建，但不能取代工程驗證。

無論設計來自 GPT-6 Astra、Flux.ai，還是其他 AI 輔助 EDA 流程，最終檢查仍由設計師負責。下單前，請驗證原生專案、確認實際元件，並按照製造商的製造限制檢查設計。

GPT-6 Astra 及 KiCad 常見問題