如何使用 Flux.ai 設計 PCB(逐步指南)
2 分鐘
- 什麼是 Flux.ai?
- 專案簡介:可放入筆記型電腦的 USB 集線器
- 步驟 1:建立專案並選擇自訂建構
- 步驟 2:為 AI 代理撰寫清晰提示
- 步驟 3:AI 規劃設計並撰寫設計備註
- 步驟 4:AI 選擇元件並建立網表
- 步驟 5:審查 AI 生成的原理圖
- 步驟 6:自動化設計檢查
- 步驟 7:AI 生成電路板外框與佈局
- 步驟 8:優化佈局並手動佈線
- 步驟 9:從 Flux.ai 匯出 Gerber、BOM 與 CPL 檔案
- 步驟 10:向 JLCPCB 訂購 PCB
- 結論
- Flux.ai 常見問題
重點摘要
本 Flux PCB 設計教學以打造緊湊的 15 × 15 mm USB 2.0 集線器為例,示範如何優化佈局、佈設高速差分走線,以及準備製造檔案,供 JLCPCB PCB 製造及組裝。
我們每個月都會聽到新 AI 模型推出的消息,如今 AI 終於進入原理圖編輯器。
Flux.ai 是一款基於瀏覽器的 AI PCB 設計工具,內建的 AI 代理如同初級硬體工程師。只要描述產品,它便會規劃架構、選擇元件、繪製原理圖、執行電氣檢查,甚至替你放置電路板。問題在於生成結果是否真的可以製造,還是只是一個漂亮示範。
為了驗證這一點,我們設計了一個採用 15 × 15 mm 電路板外形、具備兩個下行埠的 USB 2.0 集線器。尺寸小巧,可放入筆記型電腦內部。
本 Flux.ai PCB 設計教學將帶你走過從首次 AI 提示到完成佈局的完整流程,並示範如何匯出 Gerber、BOM 及 CPL 檔案,再向 JLCPCB 訂購電路板。
什麼是 Flux.ai?
Flux.ai 是一個完全在瀏覽器中運行的雲端 EDA 平台。建立新專案時,Flux.ai 會詢問「你想製作甚麼?」並提供引導式範本,涵蓋初學者的閃爍 LED 到機械臂的進階馬達控制器。
第四張卡片是:「自己的想法——從零開始。」由於硬體設計種類繁多,我選擇自訂一個筆記型電腦內置 USB 集線器,這並不是典型的範本專案。
我從免費方案開始,方案包含一定的 AI 額度,足以完成這類小型專案。免費方案不限手動原理圖及 PCB 編輯次數,只有在 AI 代理替你工作時才會消耗額度。

圖 1:Flux 建構範本
專案簡介:可放入筆記型電腦的 USB 集線器
| 要求 | 目標 |
|---|---|
| 功能 | USB 2.0 高速集線器,具備 1 個上行埠及 2 個下行埠 |
| 電路板尺寸 | 最大 15 × 15 mm |
| 上行連接 | 僅以 4 條焊線連接 USB |
| 下行連接 | 以焊線連接焊盤 |
| 疊層 | 具備受控阻抗的 4 層板 |
步驟 1:建立專案並選擇自訂建構
工作區分為三個區域:左側的 AI 聊天面板、中間的 工作區(包含 Files、Schematic 及 PCB 分頁),以及右側的 元件與函式庫面板,可在此搜尋零件或管理專案屬性。

圖 2:Flux 工作區
步驟 2:為 AI 代理撰寫清晰提示
一切取決於提示的品質,因此我明確寫出功能及嚴格的尺寸限制:
「我想製作一個可以放入筆記型電腦的小型 USB 集線器,PCB 尺寸應小於 15 × 15 mm,並需要 USB 2.0 及 2 個下行埠。」
Flux.ai 的回應令我留下深刻印象。代理先評估可行性並提出架構,而非盲目繪製。
回應大致如下:採用具備一個上行埠及兩個下行埠的緊湊型集線器控制 IC,以焊盤取代連接器來控制尺寸,從筆記型電腦的 5 V 電源匯流排供電,在每組 D+/D− 差分線上加入 ESD 保護陣列,並採用 4 層 PCB 以確保如此高密度下的訊號完整性。
接著它要求我在五種連接方式中作出選擇,包括焊盤、FPC 連接器、板對板連接器,或重新利用現有的內置 USB 裝置。我確認上行側使用四條焊線,兩個下行埠同樣使用焊線。

圖 3:Flux.ai AI 代理——初級硬體設計師
經過幾輪問答後,我與 Flux.ai 達成共識,確定了最終設計。
步驟 3:AI 規劃設計並撰寫設計備註
確定介面方案後,代理便產生設計計劃,並在專案檔案中建立了 「USB Hub Design Notes」文件。文件記錄了要求、已實施的架構、佈局狀態、驗證狀態,以及坦誠列出的未解決風險。你可以直接在編輯器中完善或查詢該文件。

圖 4:Flux 自動建立的 USB 集線器設計備註文件
對於接手未有文件記錄的電路板的人來說,EDA 工具在工作時記錄自身決策,會帶來十分實際的幫助。
步驟 4:AI 選擇元件並建立網表
完成計劃後,便開始選擇元件。我們選用了Terminus Technology 的 FE1.1s USB 2.0 高速集線器控制器,封裝為 SSOP-28。選用它是因為 Flux 函式庫中有可用的元件模型,這是基於供應情況作出的決定,而不只是理論選擇。

圖 5:FE1.1s 腳位圖
FE1.1s 技術上是 4 埠集線器,因此本設計啟用下行埠 1 及 2,並將埠 3 及 4 標記為不連接。
在這種尺寸受限的設計中,這枚 IC 功能相當完整:它整合 USB 2.0 收發器、上行側 1.5 kΩ 上拉電阻及下行側 15 kΩ 下拉電阻、5 V 至 3.3 V 及 1.8 V 穩壓器、上電重置電路,以及配備內置 PLL 的 12 MHz 振盪器,可倍頻至 480 MHz 高速時鐘。這些整合模組都不需要再以外部元件放入 15 × 15 mm 電路板。

圖 6:Flux 中的元件佈局
在放置元件時,代理透過命名 USB 資料網路建立網表(上行側使用 USB_UP_DP/DN,兩個下行埠使用 USB_D1 及 USB_D2 差分對),並將三組差分對標記為 90 Ω 差分。這是正確的 USB 2.0 差分阻抗,稍後會用於設定佈線規則。
步驟 5:審查 AI 生成的原理圖
幾分鐘內,代理便完成並連接好原理圖。以下是輸入(上行)部分:VBUS、GND、D+ 及 D− 的四個焊盤;資料線在進入集線器前經過 USBLC6-2P6 ESD 保護陣列;控制器周圍則配置去耦網絡。

圖 7:Flux 中 USB 集線器輸入側原理圖
輸出部分在兩個下行埠上採用相同做法;每個埠都有獨立的 USBLC6-2P6 陣列,以及各自的 VBUS、D+、D− 及 GND 焊盤:

圖 8:Flux 中 USB 集線器輸出側原理圖
完整原理圖則將各部分連接如下:

圖 9:Flux 中 USB 集線器完整原理圖
支援電路嚴格遵循 FE1.1s 資料表的應用要求,這正是我審查任何 AI 生成設計時首先檢查的部分:
- 電源:上行 VBUS 供電至 VDD5 腳位;內置穩壓器輸出 VD33_O 及 VD18_O,並透過適當去耦連接至對應供電腳位。
- 時鐘:在 XIN/XOUT 上連接 12 MHz SMD 晶體。
- 配置:BUSJ 下拉以使用匯流排供電;XRSTJ 上拉至 3.3 V 電源軌;由於此精簡版本沒有過流監測開關,OVCJ 維持高電位。REXT 配置精密偏置電阻,未使用的 LED/EEPROM 腳位則保持不連接。
步驟 6:自動化設計檢查
Flux.ai 會持續執行檢查套件,代理完成原理圖後也會重新檢查自己的工作。
電氣規則檢查全部通過,包括驅動器衝突、重複參考標號、浮接腳位、不連接違規、腳位對腳位衝突、元件短路、缺少電源及單腳位網路等檢查。
此階段唯一尚未完成的項目是設計規則錯誤,而每一項都是飛線:已完成元件放置但尚未佈線的電路板所顯示的鼠巢線。這不是缺陷,而是一份待辦清單。

圖 10:Flux 自動設計規則檢查
步驟 7:AI 生成電路板外框與佈局
切換至 PCB 分頁後,代理已在 4 層疊層上生成 15 × 15 mm 電路板外框:頂層及底層為訊號層,中間配置內部接地參考平面及電源平面。
接著,AI 根據設計自動放置元件。佈局邏輯合理:主控制器位於中央,上行焊盤在左側,下行埠 1 及埠 2 的焊盤分別位於上側及右側邊緣。每個 ESD 陣列都放在受保護焊盤組旁邊,小型被動元件則放置於底層。
圖 11:Flux 中的電路板外框與佈局
步驟 8:優化佈局並手動佈線
這一步由我接手。自動佈局提供了約 80% 的可靠起點,但在如此高密度的電路板上,最後 20% 才是能否完成佈線的關鍵。
圖 12:Flux 中優化 PCB 佈線
我選擇手動佈線,而不是依賴自動佈線器。我遵循所有高速差分介面的標準規則:保持每組 90 Ω 差分對短、緊密耦合並匹配長度,再在訊號周圍補足電源分配及接地縫合。
完成佈線後,飛線錯誤消失,電路板通過所有檢查。從首次提示到完成佈局只需一次工作時段;AI 處理了原理圖繪製及函式庫工作所需的數小時,而我則把時間用於真正需要人類判斷的部分。
步驟 9:從 Flux.ai 匯出 Gerber、BOM 與 CPL 檔案
Flux.ai 可匯出標準製造輸出,因此從雲端編輯器交付給製造商十分簡單。
在左上角的專案選單中選擇 Export > Manufacturing Files (Gerbers 等)(.zip)。同一個 Export 選單亦提供 Bill of Materials(.zip) 及 Pick & Place(.zip)——這三種檔案是組裝服務所需的交付資料。

圖 13:Flux 生成製造檔案
製造壓縮檔解壓後會得到一套完整且採用標準命名的檔案,包括四層的銅箔層(f_cu、in1_cu、in2_cu、b_cu)、雙面的阻焊層、錫膏層及絲印 Gerber、電路板外框(edge_cuts)、NC 鑽孔檔案、用於電氣測試的 D356 網表、BOM 資料夾,以及 pick_and_place.csv:

圖 14:從 Flux 匯出的 Gerber 檔案
| 檔案 | 內容 | 使用者 |
|---|---|---|
| _cu.gbr、_mask.gbr、_paste.gbr、_silks.gbr | 銅箔、阻焊、錫膏及絲印 Gerber 層 | PCB 製造 |
| edge_cuts.gbr | 電路板外框 | PCB 製造 |
| .drl | NC 鑽孔檔案 | PCB 製造 |
| .d356 | IPC-D-356 網表 | 電氣測試 |
| BOM 資料夾 | 包含零件編號的物料清單 | 組裝(元件採購) |
| pick_and_place.csv | 元件位置及旋轉角度 | 組裝(SMT 貼裝) |
步驟 10:向 JLCPCB 訂購 PCB
取得檔案後,JLCPCB 訂購流程只需幾分鐘:

圖 15:向 JLCPCB 訂購 PCB
- 上傳 Gerber:在 JLCPCB 報價頁面上傳從 Flux 直接匯出的製造 .zip 檔案。檢視器會自動讀取電路板外框及層數並顯示預覽。
- 設定製造選項:確認 4 層疊層及 15 × 15 mm 尺寸,然後選擇數量、板厚及表面處理。
如需完整組裝的 PCB,請開啟 SMT 組裝,並選擇要組裝的面。
接著載入從 Flux 匯出的 BOM 及 pick_and_place.csv(CPL) 檔案。配對元件並檢查清單後即可下單。
幾天後,一個完成組裝的 15 × 15 mm 集線器便會送到手上;從一句提示到製成電路板,大部分原理圖繪製工作都由 AI 代理完成。
結論
在這個專案中,Flux.ai 沒有取代工程師,只是改變了工作流程。我原本近一半時間用於建立自訂元件、符號及封裝;由於它可直接使用原理圖資料,原理圖工作也大幅減少,過去需要 10 小時的工作如今約 2 小時便可完成。AI 代理將一句話的需求轉化為架構正確、通過 ERC 的原理圖,並選出合理元件。人類則集中處理真正需要判斷的工作:優化佈局,以及評估 AI 指出的電源架構取捨。
同樣重要的是,輸出檔案完全符合標準。Flux.ai 匯出的 Gerber、BOM 及 CPL 檔案無需轉換即可直接放入 JLCPCB 的製造及組裝流程,而且本設計的每個元件都來自現貨零件函式庫。
Flux.ai 常見問題
Q:Flux.ai 是否免費使用?
是。免費方案提供不限次數的手動原理圖與 PCB 編輯,並附帶初始 AI 額度,足以完成此集線器設計。付費方案則為更重度的代理使用提供更多每月 AI 計算單位。
Q:Flux.ai 代理能否在沒有人工介入的情況下設計完整 PCB?
它可以出色地完成架構規劃、元件選擇、原理圖檢查、電路板外框及元件佈局,但仍會留下未佈線的電路板;高速佈線、佈局優化及電源架構決策仍需要人類完成。
Q:JLCPCB 是否接受從 Flux.ai 匯出的製造檔案?
是。Flux.ai 可匯出業界標準 Gerber、NC 鑽孔檔案、BOM 及貼片座標 CSV。這些檔案與 KiCad 或 Altium 匯出的檔案一樣,可直接上傳至 JLCPCB 報價及組裝系統,無需轉換。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......