高頻電路中的 EMI 濾波
1 分鐘
- 1. EMI 的類型：
- 2. 常見的 EMI 來源：
- 3. 什麼是 EMI 濾波器？
- 4. 了解 EMI 濾波器
- 5. EMI 濾波器的類型：
- 6. EMI 與 EMC 有何不同？
- 7. EMI 濾波器可以當作 EMC 濾波器使用嗎？反之亦然？
- 結論：
電磁干擾（EMI）是由電子設備產生的不必要干擾，可能影響附近其他設備的正常運作。EMI 是由電氣電路在開關或高頻運作時所發出的電磁輻射所引起。EMI 指的是會干擾電子設備正常運作的不必要電磁能量。
1. EMI 的類型：
傳導 EMI：透過電源線或訊號線傳播，由與 EMI 源的實體接觸所引起。
輻射 EMI：透過空氣傳播，來自發射電磁場的來源，例如天線或開關電路。
常見的 EMI 來源包括電源供應器、馬達、無線通訊系統，甚至是雷電等自然現象。若未妥善控制，EMI 可能干擾敏感電子設備、降低訊號完整性，並導致醫療設備、汽車系統與航太電子等關鍵應用發生故障。
2. 常見的 EMI 來源：
EMI 來源有時是天然發生的環境事件，例如雷暴與太陽輻射；但更常見的是來自其他電子設備或電氣系統。任何電子設備都可能產生 EMI，例如：
發電機：如發電機、電源供應器、電壓調節器、開關與繼電器、電池充電器及高壓輸電線等設備與周邊裝置。
高頻設備：如振盪器、計算裝置、無線電、雷達與聲納設備等在高頻下運作的裝置。
高壓機械：使用高壓與高頻的機器，包括馬達與點火系統。
由於電子系統很少獨立運作，它們通常設計為對一定程度的 EMI 具有容忍度，以確保在真實環境中的可靠性。這對航太級與航空電子設備尤為重要，因為這些設備需要在所有情況下都具備高可靠性。
3. 什麼是 EMI 濾波器？
EMI 濾波器是設計用來抑制或降低電磁干擾的電子元件，確保電子設備在不受不必要干擾的情況下運作。這些濾波器通常由電容與電感組成，以衰減高頻雜訊，同時允許所需的電信號通過。EMI 濾波器可用於電源線、訊號線與通訊電路，防止干擾擴散或影響其他元件。它們廣泛應用於工業設備、消費性電子產品及需要控制電磁雜訊的高精度應用。透過使用 EMI 濾波器，製造商可符合 FCC、CE 與 CISPR 等法規合規標準，確保產品在不影響周圍設備的情況下可靠運作。
4. 了解 EMI 濾波器
EMI 濾波器設計用於抑制或衰減電磁干擾。它們透過降低特定頻率範圍內不需要的電磁信號振幅來運作。
EMI 濾波器的類型：
- 共模濾波器
- 差模濾波器
- 混合濾波器（結合共模與差模）
EMI 濾波器特性：
- 頻率範圍：通常從 kHz 到 GHz 有效
- 插入損耗：濾波器效能指標（越高越好）
- 額定電壓：最大工作電壓
- 額定電流：最大電流承載能力
為何高頻電路需要 EMI 濾波器？
高頻（HF）電路通常在 1 MHz 以上的頻率運作，極易受到電磁干擾（EMI）影響。這種干擾可能會擾亂敏感電子元件的效能、降低訊號完整性，甚至導致法規合規問題。基於以下原因，EMI 濾波器在高頻電路中不可或缺：
- 降低傳導與輻射雜訊
高頻電路因快速開關、諧波與寄生電容而產生大量 EMI。若無適當濾波，這些雜訊可能透過電源線傳播或輻射至附近元件，導致故障或資料損壞。EMI 濾波器可阻擋或衰減不需要的雜訊，確保電路穩定運作。
- 提升訊號完整性
在高頻電路中，保持乾淨且穩定的訊號至關重要，尤其在通訊與 RF 應用中。EMI 濾波器有助於去除可能扭曲訊號的高頻雜訊，確保無線通訊、雷達與高速資料傳輸等系統的更佳效能。
- 符合法規標準
電磁相容性（EMC）法規，如 FCC、CE 與 CISPR，對 EMI 發射有嚴格限制。未經適當 EMI 抑制的高頻電路可能無法通過合規測試，導致無法商用。EMI 濾波器有助於確保電子設備符合這些標準，避免干擾其他設備。
- 保護敏感元件
高頻電路常包含易受雜訊影響的敏感類比與數位元件。EMI 濾波器可保護這些元件免受外部干擾，提升電路的可靠性與壽命。
- 防止串擾與干擾
在密集的電子系統中，高頻訊號可能耦合至相鄰的走線或纜線，導致串擾。EMI 濾波器有助於隔離不同訊號路徑，減少不必要的交互作用，提升整體系統效能。
透過在高頻電路中整合 EMI 濾波器，設計人員可實現可靠且無干擾的運作，同時確保符合國際 EMC 法規。
5. EMI 濾波器的類型：
EMI 濾波器依其結構、應用與干擾抑制方式可分為不同類型。以下為最常見的類型：
1. 被動 EMI 濾波器
這類濾波器使用電阻、電容與電感等被動元件來抑制電磁干擾。它們不需要外部電源，對於降低傳導與輻射 EMI 均有效。
- LC 濾波器 – 使用電感（L）與電容（C）阻擋高頻雜訊。
- RC 濾波器 – 結合電阻（R）與電容（C）進行簡單的 EMI 抑制。
- Pi 濾波器（Π 型濾波器） – 由兩個電容與一個電感組成 Pi 型結構，提供強大的雜訊衰減。
2. 主動 EMI 濾波器
這類濾波器使用運算放大器與電晶體等主動元件，主動抵消不需要的雜訊。它們需要外部電源，用於高頻與精密應用。
3. 電源線 EMI 濾波器
安裝於電源電路中，這些濾波器可防止傳導 EMI 透過電源線傳播。廣泛應用於工業設備、醫療設備與消費性電子產品。
6. EMI 與 EMC 有何不同？
電磁干擾（EMI）與電磁相容性（EMC）這兩個術語在電子元件與消費產品的法規測試中常被交替使用。由於它們在許多方面相關，因此容易混淆。本文將釐清 EMI 與 EMC，並提供各領域所用測試設備與相關要求的基本概述。
任何電子設備都會產生一定程度的電磁輻射。我們將電子設備視為封閉系統，但流經電路與電線的電能從未完全被限制。這些能量可作為電磁輻射透過空氣傳播，和/或沿著（或耦合至）互連的 I/O 或電源線傳導，通常稱為「干擾電壓」。
EMI 與 EMC 的測試要求可能相當複雜，需考慮多種產業與應用特定的因素，才能將產品推向市場。
7. EMI 濾波器可以當作 EMC 濾波器使用嗎？反之亦然？
雖然功能上有些重疊，但 EMI 與 EMC 濾波器通常為不同目的而設計。EMI 濾波器針對特定干擾抑制，而 EMC 濾波器則確保設備既能抵抗外來干擾，又能限制發射——完全符合 EMC 標準。反之，EMC 濾波器可能對於簡單的 EMI 問題來說過於複雜且成本高昂。最好依其設計目的使用各類濾波器，以確保最佳效能與成本效益。
結論：
在高頻電路中，電磁干擾（EMI）是一大挑戰，會影響訊號完整性、法規合規性與整體設備效能。EMI 濾波器透過被動與主動濾波技術抑制不必要的雜訊，在減輕這些干擾方面扮演關鍵角色。它們有助於降低傳導與輻射 EMI，確保無線通訊、雷達與醫療電子等敏感應用的穩定運作。
選擇合適的 EMI 濾波器——無論是被動、主動或電源線型——可確保最佳雜訊抑制與電路效能。隨著電子系統朝向更高頻率與更複雜的方向發展，整合有效的 EMI 濾波對於實現現代電子設計中強大且無干擾的運作仍然至關重要。
無論您正在設計複雜的RF 系統、汽車電子或 IoT 設備，與可靠的製造服務合作至關重要。JLCPCB 的快速 PCBA 解決方案讓工程師能夠自信地進行原型設計與量產——提供高品質元件、自動化 SMT 組裝與考量 EMI 的佈局實踐。透過整合 DFM 檢查與符合法規的製造，JLCPCB 協助您更快、更可靠地將具 EMI 韌性的設計推向市場。
持續學習
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策：阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0，32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會，這個速率已經進入微波頻段，奈奎斯特頻率來到16GHz，諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板，結果出現各種偶發故障：冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析，問題幾乎都來自PCB實體層：過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗，整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω，但公差絕對不能沿用4.0的±10%，量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制，不能拿網路上的通用數值直接套用，一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化，如果通道總長偏長，一定得更換低損耗板材，Megtron 6、Nelco 4000-13SI都是業界常用料；若是板內Lane走線很短，也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......