使用萬用電表辨識電晶體腳位:完整逐步指南
2 分鐘
- 測試前先了解電晶體腳位
- 辨識電晶體腳位所需工具
- 使用萬用電表辨識電晶體腳位【逐步指南】
- 常見的電晶體腳位辨識錯誤
- 使用萬用電表檢查電晶體:故障排除指南
- 電晶體腳位辨識常見問題
- 結論
正確辨識電晶體腳位,是每位工程師、電子愛好者與電機電子相關學生在將雙極性接面電晶體(BJT)放入電路前,最先需要檢查的事項之一。若基極、集極或射極判斷錯誤,可能會在第一次上電時損壞元件,或讓原型板在沒有明顯跡象的情況下完全無法運作。
本指南說明在沒有資料表可用時,如何使用萬用電表辨識電晶體腳位。這個方法之所以有效,是因為 BJT 內部由兩個共用同一個基極的 PN 接面構成,結構與二極體中的接面相同。也正因如此,萬用電表的二極體測試模式才是適合用來判斷腳位的工具。
讀完本文後,您將能夠:
- 找出未標示電晶體上的基極腳位
- 判斷電晶體是 NPN 還是 PNP
- 辨識集極與射極
- 了解 SOT-23 與其他 SMD 封裝所帶來的額外風險

圖:NPN 與 PNP 電晶體符號,顯示基極、集極與射極端子。
測試前先了解電晶體腳位
什麼是基極、集極與射極?
BJT 有三個端子:
- 基極(B):控制端子。此處的小電流會使電晶體導通,並允許更大的電流在集極與射極之間流動。
- 集極(C):依電晶體類型不同,負責讓較大的電流流入或流出電晶體。
- 射極(E):電流在回到電源供應端的過程中,會從此端子流出(NPN)或流入(PNP)。
在手工組裝時,錯誤辨識這三個端子,是造成原型板「一上電就無反應」最常見的原因之一,即使電路中的其他元件全都正確也一樣。若要準備交由專業的 PCB 組裝服務處理,正確的腳位對應關係非常關鍵,才能確保自動化組裝設備以正確方向放置元件。
為什麼 BJT 的行為像兩顆二極體?
從內部結構來看,BJT 是由兩個背對背排列、並共用基極區域的 PN 接面組成:
- 基極-射極接面
- 基極-集極接面
由於每個接面的行為都像一顆獨立的二極體,因此萬用電表的二極體測試模式可以分別探測每個接面。這個物理結構,是後續所有辨識步驟的基礎。
不過必須注意,這種「等效二極體」的概念只適用於測試目的;您無法單純把兩顆獨立二極體接在一起,就做出一顆可正常運作的電晶體,因為真實 BJT 中的基極區域必須極薄,才能讓少數載子擴散。
如果您使用的是場效元件,了解 BJT 與 MOSFET 的差異,可以避免把 BJT 的二極體測試邏輯錯用在絕緣閘極端子上。
NPN 與 PNP 電晶體
NPN 與 PNP 電晶體在電流載子類型、接面極性以及電路圖符號的箭頭方向上都有差異。這些差異會直接反映在萬用電表探棒接觸各腳位時的反應上。
| 特性 | NPN | PNP |
|---|---|---|
| 電流載子 | 電子 | 電洞 |
| 符號箭頭 | 向外(在射極上) | 向內(在射極上) |
| 基極極性 | 相對於射極為正 | 相對於射極為負 |
| 二極體測試方向 | 紅色探棒接基極 | 黑色探棒接基極 |

圖:NPN 與 PNP 電晶體可表示為兩個共用同一個基極的二極體接面。
辨識電晶體腳位所需工具
具備二極體測試模式的數位萬用電表
主要需要的工具,是具備專用二極體測試模式的數位萬用電表(DMM)。此模式通常以二極體符號標示,也就是箭頭指向一條垂直線的圖示。這個模式比電阻(歐姆)模式更適合用來測試半導體接面。標準電阻模式會使用非常低的電壓,以避免在電路內測量時導通半導體接面。
相反地,二極體測試模式會施加一個小而穩定的電流,通常約為 1 mA,並量測接面兩端所產生的順向壓降。這會提供清楚且可靠的電壓讀值,單位為伏特,而不是模糊且容易波動的電阻值。
使用萬用電表測試電晶體前的安全提醒
只要情況允許,測試前都應先將電晶體從電路板上取下。
若直接在電路內測試,可能會透過其他元件形成並聯路徑,例如偏壓電阻、電感線圈或電容,進而造成錯誤的電壓讀值。
在電晶體仍焊接於原位時進行量測,是導致判斷結果不正確的最常見原因之一。
如果測試確認電晶體已故障,下一步就是更換正確料號的元件。您可以瀏覽 JLCPCB 零件庫,為維修或下一個 PCB 專案採購來自可信賴製造商的原廠 BJT,以及相符的被動元件。

圖:萬用電表旋鈕上的二極體測試模式符號標示。
使用萬用電表辨識電晶體腳位【逐步指南】
步驟 1:將萬用電表切換至二極體測試模式
找到萬用電表旋鈕上的二極體符號,並將旋鈕轉到該模式。在此模式下,健康的矽 PN 接面會產生 0.55 V 至 0.75 V 之間的順向電壓讀值。反向接面或開路則會在螢幕上顯示「OL」(Over Limit 或 Open Loop,表示超出範圍或開路)。
| 讀值 | 含義 |
|---|---|
| 0.55V - 0.75V | 良好的矽接面(順向偏壓) |
| 0.2V - 0.3V | 鍺接面(順向偏壓) |
| OL | 開路或反向偏壓接面 |
| 0.00V | 短路接面(半導體已損壞) |
步驟 2:找出電晶體的基極腳位
測試前,請先用記號筆或小標籤將未知引腳標示為第 1 腳、第 2 腳與第 3 腳。不要只根據封裝外形假設腳位順序。許多看起來完全相同的通孔封裝,內部腳位排列可能完全不同。
要找出基極,必須系統性地測試各種組合。基極是唯一一個在特定探棒極性下,與另外兩個腳位配對時都會產生順向壓降的端子,矽電晶體通常約為 0.6 V。
- 將紅色(正極)探棒接到第 1 腳。用黑色(負極)探棒分別接觸第 2 腳與第 3 腳,並記錄讀值。
- 如果兩個讀值都顯示順向壓降,例如 0.6 V 至 0.7 V,則第 1 腳就是基極,且該電晶體為 NPN 類型。
- 如果不是,將紅色探棒移到第 2 腳,並對第 1 腳與第 3 腳重複測試。
- 如果仍未成功,將紅色探棒移到第 3 腳,並測試第 1 腳與第 2 腳。
- 如果仍未找到共同陽極,請切換極性:將黑色探棒接到第 1 腳,再用紅色探棒測試第 2 腳與第 3 腳。如果兩者都導通,則第 1 腳就是基極,且該電晶體為 PNP 類型。
- 依序將黑色探棒接到第 2 腳與第 3 腳重複此流程,直到找出能與另外兩個腳位都形成接面的共用端子。
| 紅色探棒(+) | 黑色探棒(-) | 讀值 | 結論 |
|---|---|---|---|
| 第 1 腳(基極) | 第 2 腳 | 0.62V | 找到順向接面 |
| 第 1 腳(基極) | 第 3 腳 | 0.61V | 找到順向接面 |
| 第 2 腳 | 第 3 腳 | OL | 沒有直接 PN 接面 |
範例量測流程
在這組讀值中,第 1 腳分別對第 2 腳產生 0.62 V、對第 3 腳產生 0.61 V 的順向電壓,而第 2 腳與第 3 腳在任一方向都顯示彼此沒有連接(OL)。因為第 1 腳能與其餘兩個腳位都形成接面,所以第 1 腳就是基極。第 2 腳與第 3 腳則是集極與射極,但實際順序仍需在步驟 4 判定。

圖:用於辨識基極腳位時,萬用電表探棒在電晶體上的放置方式。
步驟 3:判斷電晶體是 NPN 還是 PNP
成功找出基極腳位後,只要觀察導通時哪一支探棒固定在基極上,就能非常簡單地判斷其極性類型,也就是 NPN 或 PNP:
- 如何辨識 NPN 電晶體:紅色(正極)探棒接在基極腳位上,黑色(負極)探棒接觸另外兩個腳位時會產生順向壓降。
- 如何辨識 PNP 電晶體:黑色(負極)探棒接在基極腳位上,紅色(正極)探棒接觸另外兩個腳位時會產生順向壓降。

圖:NPN 與 PNP 的多種探棒放置方式。
步驟 4:辨識集極與射極腳位
這是技術上最具挑戰的一步。
基極-射極(B-E)接面與基極-集極(B-C)接面的讀值非常接近。在許多現代數位萬用電表上,解析度可能只顯示出非常微小的差異。因此,只靠二極體模式下的電壓讀值判斷,可能只是近似結果,而不是百分之百保證正確的答案。
注意
請使用以下三種方法之一,進一步確認腳位。
方法 1:比較接面壓降(近似法)
根據 BJT 的物理特性,射極通常比集極具有更高的摻雜濃度,以提升載子注入基極的效率。這種較高的摻雜濃度,會使基極-射極接面的順向壓降通常略高於基極-集極接面的順向壓降。
- 基極-射極(B-E)接面電壓:壓降略高,例如 0.635 V。
- 基極-集極(B-C)接面電壓:壓降略低,例如 0.628 V。
注意:由於兩者差異可能小到只有 1 mV 至 5 mV,請確保萬用電表探棒與引腳之間接觸乾淨且穩固,以避免接觸電阻造成誤差。
方法 2:使用 hFE 模式(建議方法)
大多數桌上型與手持式萬用電表,都配有用於量測電晶體直流電流增益(β)的「hFE 模式」插座。
- 將電晶體引腳插入電表插座上標示為 NPN 或 PNP 的對應插孔。
- 在已知哪一腳是基極的前提下,嘗試其餘兩個引腳的兩種可能方向。
- 能得到明顯較高 hFE(增益)讀值的方向,就是正確方向。如果反接,也就是把集極與射極接反,電晶體會進入「反向作用模式」,此時電流增益會極差,通常小於 10,而正常增益可能為 100 至 500。
方法 3:建立簡易 LED 測試電路(最可靠)
如果您的萬用電表沒有 hFE 插槽,可以在麵包板上驗證腳位:
- 從 VCC 供電軌,例如 5 V,接一顆約 1 kΩ 的限流電阻到疑似集極腳位。
- 將疑似射極腳位透過標準 LED 接到接地端,LED 陽極接射極,陰極接地。
- 將基極腳位透過 10 kΩ 限流偏壓電阻接到 VCC。
- 如果電晶體方向正確,LED 會明亮發光。如果集極與射極接反,LED 會因反向作用增益過低而變暗,甚至完全不亮。
專業提示:在將元件放置到 PCB 前,務必先對照製造商資料表確認電晶體的腳位排列與封裝尺寸。
步驟 5:辨識 SOT-23 與其他 SMD 電晶體的腳位
表面黏著技術(SMT)已大量取代傳統通孔式 TO-92 封裝。手動量測這些微小元件時,會遇到明顯的物理操作挑戰。SOT-23 是小訊號表面黏著 BJT 最常見的封裝,但不同製造商之間的實體腳位排列很少完全一致。
不同於 TO-92 封裝常見但並非絕對的中間腳為基極,SOT-23 封裝有三個端子:一側有兩個端子,另一側有一個端子。量測 SOT-23 電晶體時,需要細尖探棒或微型夾,才能避免短路相鄰腳位。
| 特性 | TO-92(通孔式) | SOT-23(表面黏著式) |
|---|---|---|
| 腳位可視性 | 高/容易量測 | 低/實體尺寸非常小 |
| 腳位排列一致性 | 會變動,但通常中間腳為基極 | 變化極大;需要查閱資料表 |
| 萬用電表探棒接觸難易度 | 使用標準鱷魚夾即可輕鬆接觸 | 困難;需要微型探針或鑷子 |
| 誤判風險 | 中 | 高 |
由於 SOT-23 元件非常小,單純用萬用電表辨識可能既繁瑣又有風險。強烈建議先解讀封裝表面的標記。您可以使用資料庫交叉查詢封裝上兩到三個字元的微小標記,找出精確的 SMD 電晶體代碼,進而確認真實的製造商腳位排列。
了解這些較小 IC 封裝如何對應到更廣泛的 IC 封裝類型,有助於工程師選擇更容易進行 PCB 組裝、提升可製造性並增加組裝良率的元件。

圖:SOT-23 封裝俯視圖與標準腳位編號方式。
常見的電晶體腳位辨識錯誤
- 在電晶體仍位於 PCB 上時進行測試:周圍元件如旁路電容、上拉電阻或電感,會形成並聯電氣路徑。這些路徑會繞過正在測試的電晶體接面,導致錯誤的「短路」或「開路」讀值。務必先將元件解焊取下。
- 假設中間腳一定是基極:這是典型的初學者錯誤。雖然許多常見電晶體,例如 2N3904 或 BC547,都有特定腳位排列,但許多 RF 電晶體或日規腳位排列,例如 2SA1015,可能將基極安排在第 3 腳(右側)或第 1 腳(左側)。務必實際測試,不要憑外觀假設。
- 將 MOSFET 誤認為 BJT:如果您嘗試使用 BJT 的二極體測試步驟來辨識 MOSFET 的閘極、汲極與源極,會得到非常混亂的結果,通常在幾乎所有組合中都顯示 OL,這是因為 MOSFET 具有絕緣閘極。套用這些二極體測試流程前,請先確認您手上的元件確實是 BJT。
- 將「OL」誤認為電晶體已故障:在二極體模式下,「OL」只代表沒有電流流動。對任何反向偏壓的 PN 接面而言,這是正常且預期的讀值。只有在接面應該處於順向偏壓時仍顯示 OL,才可能表示電晶體已燒毀。
- 忽略測試時的熱效應:量測時若用手指緊捏電晶體本體,可能會讓矽晶粒升溫。由於半導體接面的壓降具有負溫度係數,每升高攝氏 1 度約下降 -2 mV,體溫可能導致讀值飄移,進而使集極與射極的比較不準確。
使用萬用電表檢查電晶體:故障排除指南
| 觀察到的讀值 | 可能原因 | 建議處理方式 |
|---|---|---|
| 所有方向皆為 OL | 開路故障(內部鍵合線熔斷) | 更換電晶體 |
| 多個方向顯示 0.00V | 短路故障(過電流造成接面熔毀) | 更換電晶體 |
| 某一對腳位在兩個方向都導通 | 接面受損 | 更換電晶體 |
| 讀值對稱(沒有電壓差) | 結構高度對稱,或電表解析度不足 | 使用 hFE 模式,或建立麵包板 LED 測試電路 |
| 讀值飄移或不穩定 | 探棒接觸不良、手指油脂,或電路內負載影響 | 清潔引腳、將元件完全隔離後重新測試 |
電晶體腳位辨識常見問題
Q:沒有資料表也能辨識電晶體腳位嗎?
可以。將數位萬用電表設定為二極體測試模式後,您可以系統性地測試三個腳位,找出共用基極;再根據探棒極性判斷它是 NPN 還是 PNP;最後透過比較微小的順向電壓差異,或使用電表的 hFE 模式,分辨射極與集極。
Q:如何使用萬用電表找出電晶體的基極腳位?
將萬用電表設定為二極體測試模式。固定其中一支探棒在某一腳位上,再用另一支探棒接觸其餘兩個腳位。能對另外兩個腳位都產生順向偏壓壓降的那一個腳位,通常為 0.55 V 至 0.75 V,就是基極。
Q:如何用萬用電表判斷 NPN 還是 PNP?
找出共用基極腳位後,觀察在另外兩個腳位順向導通時,哪一支探棒接在基極上。如果紅色(正極)探棒接在基極上,則為 NPN 電晶體。如果黑色(負極)探棒接在基極上,則為 PNP 電晶體。
Q:電晶體測試時,萬用電表上的 OL 代表什麼?
OL 代表「Open Loop」或「Over Limit」,表示萬用電表偵測到開路或無限大電阻。測試反向偏壓 PN 接面時,這是正常且預期的讀值。
Q:可以不從電路上拆下電晶體就直接測試嗎?
強烈不建議。連接在電晶體腳位上的電路內元件,會為萬用電表的測試電流建立替代路徑,導致錯誤的壓降讀值,或顯示不存在的短路。若要獲得精確結果,請先將電晶體解焊後再測試。
結論
使用萬用電表的二極體測試模式,是在沒有資料表的情況下辨識 BJT 電晶體腳位與極性時,最有效率且可靠的方法。透過對應出內部兩個二極體接面,您可以輕鬆找出基極、判斷電晶體是 NPN 還是 PNP,並透過比較壓降來區分集極與射極。雖然 SOT-23 這類 SMD 封裝因腳位排列差異而需要格外謹慎,但系統性的萬用電表測試能避免昂貴的元件損壞與組裝錯誤。
在下一個硬體專案中,您可以將已驗證的設計直接上傳至 JLCPCB 平台,輕鬆簡化生產流程,並取得即時打樣報價。
持續學習
使用萬用電表辨識電晶體腳位:完整逐步指南
正確辨識電晶體腳位,是每位工程師、電子愛好者與電機電子相關學生在將雙極性接面電晶體(BJT)放入電路前,最先需要檢查的事項之一。若基極、集極或射極判斷錯誤,可能會在第一次上電時損壞元件,或讓原型板在沒有明顯跡象的情況下完全無法運作。 本指南說明在沒有資料表可用時,如何使用萬用電表辨識電晶體腳位。這個方法之所以有效,是因為 BJT 內部由兩個共用同一個基極的 PN 接面構成,結構與二極體中的接面相同。也正因如此,萬用電表的二極體測試模式才是適合用來判斷腳位的工具。 讀完本文後,您將能夠: 找出未標示電晶體上的基極腳位 判斷電晶體是 NPN 還是 PNP 辨識集極與射極 了解 SOT-23 與其他 SMD 封裝所帶來的額外風險 圖:NPN 與 PNP 電晶體符號,顯示基極、集極與射極端子。 測試前先了解電晶體腳位 什麼是基極、集極與射極? BJT 有三個端子: 基極(B):控制端子。此處的小電流會使電晶體導通,並允許更大的電流在集極與射極之間流動。 集極(C):依電晶體類型不同,負責讓較大的電流流入或流出電晶體。 射極(E):電流在回到電源供應端的過程中,會從此端子流出(NPN)或流入(PNP)。 在......
IPC-A-600、IPC-A-610與J-STD-001權責邊界與實務應用
重點摘要 IPC-A-600:適用於未組裝PCB裸板,重點檢查外觀、基材內部完整性及金相切片等可接受性條件。 IPC-A-610:適用於完成組裝的PCBA,作為焊點形貌、元器件貼裝與典型組裝缺陷的外觀驗收依據。 J-STD-001:管控焊接材料、熱工藝參數、人員資格與生產環境,補足IPC-A-610未涵蓋的製程要求。 權責邊界:裸板缺陷通常追溯板廠,組裝外觀缺陷追溯EMS製程,焊接材料與製程違規則依J-STD-001判定。 實務應用:採購文件與生產圖紙應明確標註標準版本及Class等級,並事先約定驗收依據與文件優先順序。 電子製造供應鏈體系中,PCBA測試失效引發的權責歸屬爭議極為常見:裸板製造商主張出廠板材符合驗收規範,EMS組裝廠強調焊接製程參數全程受控,品牌端品管則依據顯微觀測到的細微瑕疵提出拒收訴求。終止此類無休止技術爭議的核心路徑,是回歸業界公認的檢驗與製程標準。在IPC(國際電子工業聯接協會)的龐大標準體系內,三項核心文件構成了硬體製造的品質法理基礎。釐清三者的適用層級與權責邊界,是硬體研發與品質工程師的必備專業能力。 一、IPC-A-600:裸板可接受性的檢驗基準 在任何元器件貼裝工......
細間距封裝下的測試難題:JTAG邊界掃描的實務細節
重點摘要 測試方式轉變:JTAG 邊界掃描捨棄外部物理探針,利用晶片內建的邊界掃描單元完成高密度 PCBA 的板級互連檢測。 IEEE 1149.1:透過 TCK、TMS、TDI、TDO 四線 TAP 存取端口,把測試向量送入晶片內部的邊界掃描單元,定位開路、短路及引腳電平卡死等缺陷。 BSDL 文件:BSDL 記錄晶片的 TAP 引腳、指令寄存器與邊界寄存器資訊,是 ATPG 自動產生板級互連測試程式的重要基礎。 DFT 設計:掃描鏈拓撲、TCK 訊號完整性、TAP 上下拉及測試模式進入條件,都應在 PCB 設計階段預先規劃。 擴大覆蓋:透過叢集測試,JTAG 還能利用支援邊界掃描的主晶片,對 DDR、SPI Flash、I2C 感測器等外圍器件進行檢測。 舊產線慣用的飛針測試、ICT 針床測試,本質都依賴物理探針接觸測試點來完成量測。面對如今的高密度設計,探針根本找不到下針的位置,幾千個 BGA 錫球的焊接是否虛焊、短路,傳統方法幾乎查不了。為了應對這個難題,業界逐步推廣開了 JTAG 邊界掃描技術——簡單說就是捨棄外部物理探針,改用晶片內建的數位電路來完成板級互連檢測。 這項技術改變的不只是......
PCB離子污染深度解析:ROSE與SIR兩種清潔度測試的實務對比
重點摘要 離子污染風險:PCB 表面的離子殘留在「濕氣」與「直流偏壓」同時存在時,可能觸發電化學遷移(ECM),進一步形成枝晶、漏電甚至短路。 ROSE 測試:透過萃取液電阻率變化換算板面離子總量,約 10~15 分鐘即可完成,適合日常產線快速製程管控。 SIR 測試:在高溫、高濕及直流偏壓條件下長時間監控表面絕緣電阻,可直接評估助焊劑殘留是否會引發實際漏電失效。 測試差異:ROSE 著重整板平均離子濃度;SIR 則能捕捉局部電化學遷移,並驗證迴焊熱曲線與材料搭配的可靠度。 實務策略:先以 SIR 測試為基準確認材料搭配與熱曲線設定的可靠度,再以 ROSE 測試作為日常產線快速監控工具。 隨著 SMT 表面黏著技術不斷往高密度、細間距方向推進,電路板上微觀的化學殘留,逐漸成為產品隱性失效的主要誘因。當中的 PCB 離子污染,更是引發漏電流、線路短路的關鍵因素。 為了確保產品在高濕、長期運行下的可靠度,業界開發出多種離子清潔度檢測方法。很長一段時間裡,ROSE 測試(溶劑萃取電阻率測試)都是產線快速把關的主流手段;但隨著免洗助焊劑的廣泛應用,表面絕緣電阻測試(SIR)慢慢取代前者,成為評估助焊劑殘留......
攔截隱形缺陷:PCB測試策略與品質控管技術全解析
在電子製造價值鏈中,“良品率”是一項至關重要的指標,直接影響利潤空間。隨著元件封裝尺寸不斷縮小至 01005 甚至更小,傳統的人工目視檢測(MVI)已愈發難以滿足現代電路板對品質控制的嚴苛要求。一塊電路板即便肉眼看似完美無瑕,其內部仍可能潛藏著微觀短路點,或是在 BGA 焊球下隱藏著肉眼不可見的空洞。在實際應用中,一套高效率的電路板偵測系統,本質上就是要在成本投入與故障風險之間尋求動態的平衡。 一、 第一道防線:基於 AOI 技術的視覺檢測創新 自動光學檢測(AOI)如今已成為表面貼裝技術(SMT)生產線上的標準配備。該系統透過利用多角度光源及高速工業相機,將待檢電路板與標準參考樣本(通常被稱為“金板”)進行比對,從而識別出兩者之間的差異或缺陷。 1. 從 2D AOI 到 3D AOI 的演進 早期的 2D AOI 系統僅能偵測平面缺陷,例如元件漏裝、極性反向或文字印刷錯誤等。相較之下,3D AOI 系統則採用了雷射掃描或結構光等技術,能夠精確檢測出焊點高度不均、板體翹曲以及焊點形態異常等缺陷。這些檢測數據對於預測焊點的長期可靠性具有至關重要的意義。 2. 演算法的進步:減少誤報與漏檢 在電路板......
3D錫膏檢測(SPI)技術應用與製程管控規範
一、從2D到3D SPI:檢測技術迭代 PCB錫膏印刷檢測(SPI)為SMT製程前置品質管控環節,直接影響後續焊點良率與產品可靠性。早期產業採用2D影像檢測,以頂置光源灰階對比成像為基礎僅能識別錫膏覆蓋面積、平面偏移量,無法量測垂直高度、立體體積、表面形貌等三維參數。 2D SPI不具備隱性缺陷識別能力,錫膏薄化、邊緣微塌陷、局部拉尖、微量缺錫等問題易流入回流工序,引發虛焊、冷焊、元件偏移等不良,增加返工成本與物料損耗。 隨電子產品小型化、高密度化,3D SPI已成高精密SMT產線標準配置。3D SPI採用相位測量輪廓術(PMP),設備輸出條紋結構光投射至錫膏表面,成像單元捕獲光柵變形資訊,經演算法重建三維輪廓,完成三項核心參數量化: 錫膏高度:量測堆疊垂直高度,驗證刮刀刮除、鋼網脫模不均異常,確保符合規格。 錫膏體積:計算微米級堆疊體積,為焊點潤濕性、機械強度的直接評估指標。 表面形貌:識別邊緣塌陷、尖角凸起、局部缺料、表面孔洞等異常。 二、SPI前置管控:錫膏印刷缺陷識別與根因 SMT製程數據顯示,超70%焊點不良源自錫膏印刷。SPI於回流前實施全板檢測,識別分類缺陷、攔截不良PCB,避免後續......