RF 微波 PCB 指南:透過精密製造實現完美訊號完整性
2 分鐘
- 驅動 RF 微波性能的專用材料
- RF 微波 PCB 的核心工程原則
- 確保 RF 微波可靠度的專家級製程
- JLCPCB 在 RF 微波 PCB 生產的領先地位
- 常見問題 (FAQ)
那麼,在 PCB 的範疇裡,RF 與微波指的是什麼?RF(射頻)簡單來說就是 3 MHz 到 300 GHz 之間的訊號,而微波則進一步聚焦在 300 MHz 到 300 GHz。實務上,在 PCB 設計中,我們通常用「RF 微波 PCB」一詞來表示一塊接收與發射 500 MHz 到 100 GHz 以上訊號的電路板,且該板並非單純的被動元件。這些頻率在現代科技中無所不在:5G 蜂巢網路運行於 sub-6 GHz 到 39 GHz 的毫米波頻段;ADAS 雷達(車用)與自駕雷達工作在 77 GHz;衛星通訊則涵蓋 L 波段(1–2 GHz)到 Ka 波段(26–40 GHz)。

雷達系統與軍用電子戰更可延伸到 100 GHz 以上。Wi-Fi 6E 與 7 就連消費級 Wi-Fi 也已導入。正是這些應用的爆炸性成長,催生了對能在如此高頻下穩定運作、訊號不衰退的 RF 微波 PCB 的龐大需求。當你想從 5G 基地台榨出最後一點覆蓋距離,或讓雷達接收器達到最佳靈敏度時,每 0.1 dB 的損耗都至關重要。
挑戰:插入損耗、串擾與熱管理
設計微波 PCB 的藝術,本質上就是在三大難題之間走鋼索,且頻率越高,問題越嚴峻。首先是插入損耗:訊號每經過一條走線、一個導通孔或任何互連,就會損耗功率;在 GHz 等級,損耗會迅速疊加。一條設計不良的傳輸線,在 77 GHz 車用雷達訊號下每公分可損失 2–3 dB,使得每一毫米的走線長度都彌足珍貴。
其次是串擾。當兩條傳輸線靠得太近,電磁場會互相干擾。在 28 GHz 時,兩條相距三倍介質厚度的微帶線,耦合仍可達 –20 dB 或更差,足以毀掉敏感接收端的訊號。

最後則是熱管理。功率放大器、混頻器與振盪器會產生大量熱能,其增益、雜訊指數與線性度等關鍵參數隨溫度變化劇烈。PCB 必須有效把熱導出,同時維持高頻訊號所需的精確阻抗環境。
驅動 RF 微波性能的專用材料
低 Dk/Df 板材:Rogers 與 PTFE 系列
材料選擇可說是 RF 微波 PCB 設計 中最關鍵的決定。基材的介電常數 (Dk) 與損耗因子 (Df) 直接決定傳輸線尺寸與訊號損耗。

Rogers 公司主宰 RF 板材市場,產品性能跨度大。RO4003C 與 RO4350B 在 20 GHz 內兼具優異性能與良好加工性;RO3003 與 RO3010 將低 Df 優勢延伸到毫米波;RT/duroid 5880 這款 PTFE-玻璃布板材,在 10 GHz 時 Df 僅約 0.0009,是極低損耗應用的黃金標準。

根據我們近期課程所學,PTFE 基材具備卓越的電氣特性,但製程挑戰不少:銅箔剝離強度低、鑽孔易沾汙、與 FR-4 混壓需膠層等。理解這些權衡,才能做出明智選材。
銅箔品質與表面粗糙度的影響
在微波頻段,集膚效應使電流僅流經導體表面極薄層。銅在 10 GHz 的集膚深度僅約 0.66 µm,而標準電沉積銅箔表面粗糙度通常 1–5 µm,會讓電流繞更長的路徑,增加導體損耗。
低輪廓與超低輪廓銅箔(如壓延退火或 hyper-VLP)可把表面粗糙度降到 1 µm 以下,在 5 GHz 以上帶來可量化的損耗降低;28 GHz 時每英寸可改善 0.5–1.5 dB,對任何微波設計都相當可觀。請在製作規範中明確指定銅箔類型:5 GHz 以下標準 ED 箔即可,更高頻率則值得投資低粗糙度箔,系統性能立即回饋。
專業提示: 比較板材規格書時,注意其測試用銅箔類型。有些廠商用超平滑箔讓數據更好看,實際用庫存標準箔時性能會打折。務必明確指定銅箔要求。
混壓材料堆疊:平衡成本與性能
高階 PTFE 或陶瓷填充料堆疊成本高昂,並非所有層面都需要頂級材料。混壓堆疊是經濟解方:RF 訊號層用低損耗板材,電源與低速數位層用平價 FR-4 或中階材料。例如 RF 前端模組可能以標準 FR-4 為核心,頂部兩層放 Rogers RO4350B(微帶與帶線電路所在),其餘電源、地層用 FR-4,必要時再疊另一層 Rogers。
膠膜黏合層把不同材料黏合,其 Dk 值經調整使阻抗維持穩定,可讓板材成本降低約 40–60%,同時在關鍵層保有完整 RF 性能。重點在於確保膠層與材料交界不造成阻抗突變與分層。
RF 微波 PCB 的核心工程原則
阻抗匹配、傳輸線設計與接地技巧
微波 PCB 上的所有 RF 走線都是傳輸線,必須嚴格控制阻抗。常見結構有表面微帶線、雙地層間的帶狀線,以及地表共面波導(GCPW):表面走線同層周圍環地,下方仍有地層,隔離度更佳。

在所有交界處(焊盤邊緣、導通孔、連接器)都要維持阻抗匹配,目標回波損耗至少 –15 dB,嚴苛應用需 –20 dB 或更好。常用四分之一波長轉換器、漸變線或匹配網路來保持阻抗連續。
接地是微波 PCB 性能的根基。每一層 RF 訊號都必須緊鄰連續且完整的地層,沿 RF 傳輸線打接地孔可抑制地層諧振,避免平行板間的寄生模式。
導通孔最佳化與遮罩降噪
RF 電路中的導通孔必須視為設計元素,而非僅為走線方便。每孔都帶來寄生電感(典型 0.5–1.5 nH)與電容,造成阻抗不連續。在訊號孔周圍打多個並聯地孔可降低有效電感,形成類同軸轉換。
對關鍵訊號換層,可用孔陣列或孔柵形成屏蔽通道。在敏感走線周圍打密集接地孔並連接上下地層,可形成板內波導結構,達到 RF 微波隔離器的效果,把電磁能量限制在內。
多通道系統中,通道間隔離至關重要。相鄰 RF 通道間的孔柵可提供 20–40 dB 隔離(視孔距與頻率而定)。更高隔離需求可用內部金屬牆(交錯孔列)或板級屏蔽罩。
佈局的熱與機械考量
功率放大器與主動 RF 元件會產生集中熱源,必須有效散熱以維持性能與可靠度。在熱源下方打熱孔陣列並連接內層或外層銅散熱片,是 PCB 層級的主要手段。
機械方面需考慮混壓材料間的 CTE(熱膨脹係數)匹配、薄 PTFE 板在回焊時的翹曲,以及熱循環下孔-焊盤連接的結構完整性。這些因素同時影響板材選擇與 RF 電路的實體佈局。
確保 RF 微波可靠度的專家級製程
嚴格公差的蝕刻、鑽孔與電鍍
RF 微波 PCB 的製造公差遠高於一般板子。控制阻抗的 RF 線寬公差通常要求 ±0.5 mil 或更嚴。蝕刻輪廓控制(走線截面形狀)至關重要,因為濕蝕不可避免的梯形輪廓,會使實際阻抗異於計算器假設的矩形截面。
鑽孔 PTFE 板材需特殊鑽頭幾何與進給速率,避免樹脂沾汙影響可靠度;PTFE 表面電鍍附著需先經鈉蝕或電漿處理,這在標準 FR-4 並不需要。
控壓疊板與表面處理
把不同材料的混壓板疊合,需要精準的溫度與壓力控制。膠膜需充分流動以填滿銅箔間隙,同時維持可控厚度以保證阻抗精度。填膠不足會產生空洞,溢膠過多又會改變介質厚度。
RF 焊盤的表面處理偏好沉銀或 ENIG,兩者皆提供平坦表面,利於元件貼裝。若需金線打線(RF 模組常見),則需電解鎳金(硬金)或軟金。同一板子若不同區域需求不同,必須分別指定。
嚴謹的 S 參數與訊號完整性測試
專業 RF 微波廠與一般板廠的差別,在於全面測試。TDR 阻抗量測驗證整板傳輸線阻抗;專用測試結構的 VNA 量測,則在實際運作頻率下特徵化插入損耗、回波損耗與耦合(S 參數)。
這些測試結果提供客觀的製作品質證明,並可做為系統級量測的基準。高品質 PCB 製造商 會例行提供這些數據作為品質文件。
JLCPCB 在 RF 微波 PCB 生產的領先地位
取得頂級材料與先進產線
JLCPCB 的材料組合相當堅強:Rogers、PTFE 與陶瓷填充板材一應俱全,覆蓋 UHF 到毫米波所需。再搭配高精度加工設備,能達成微波電路所需的嚴苛公差,形成高品質 PCB 生產 服務。
客製化 DFM 指引,最佳化高頻成果
高頻 RF 設計若能在早期就讓製程人員參與,會變得簡單許多。JLCPCB 工程團隊樂於討論材料選擇、實際可達公差、混壓堆疊及最適表面處理,避免後續重新設計,確保設計真正可製造。
從原型到量產的規模化解決方案

JLCPCB 維持一致的 RF 微波板製程品質,從首批原型到最終量產皆同。材料選項、製程與檢驗不因數量而變,確保原型即最終產品。只需上傳 RF 設計檔案,自動 DFM 檢查即可確認板子可製造。

常見問題 (FAQ)
Q. RF 與微波 PCB 有何差異?
業界常交替使用。嚴格來說 RF 涵蓋 3 kHz–300 GHz,微波指 300 MHz–300 GHz。實務上 RF 微波 PCB 泛指設計用於約 500 MHz 以上訊號的板子。
Q. 標準 FR-4 可用於 RF 嗎?
在 1–2 GHz 以下、損耗要求不高的應用尚可;超過 2 GHz 時 FR-4 的介電損耗會明顯劣化訊號品質。
Q. 銅箔粗糙度如何影響 RF 性能?
表面粗糙度會因集膚效應增加導體損耗。10 GHz 以上,從標準 ED 箔改為超低輪廓箔,每英寸插入損耗可降低 0.5–1.5 dB。
Q. RF 走線應指定多少阻抗公差?
標準控制阻抗公差為 ±10%;嚴苛 RF 應用可指定 ±7% 或 ±5%。更緊公差需高階製程,成本可能增加。
Q. 為何 RF 板常用混壓堆疊?
混壓只在承載 RF 訊號的層使用高階低損耗板材,其餘層用低成本 FR-4,可在關鍵處維持 RF 性能,同時降低 40–60% 材料成本。
持續學習
網口佈線一次到位:Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機,百兆與千兆介面的出貨量以億計,但在電磁干擾(EMI)輻射超標的改善案件,以及鏈路反覆斷線與重連的客訴中,網路介面佈線問題始終占有一定比例。許多設計在實體層(PHY)晶片部分直接沿用參考電路,到了磁性元件周邊卻開始憑經驗處理,任意分割接地平面,直到認證實驗室的輻射測試不合格,才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段:PHY 晶片、磁性元件(網路變壓器)與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面,後兩個區段之間則是四對 100 Ω 的媒體相依介面(MDI)差動線。先釐清三個區段的分工與設計限制,比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面,訊號頻率為 50~125 MHz。佈線要求是縮短走線、保持等長,並遠離電源與晶體振盪器區域,訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制,中心抽頭的接法由 PHY 類型決定,下方接地平面必須保持完整,禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線,必須保持嚴格對稱,單段走......
32GT/s 訊號完整性攻關:PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧(AI)伺服器與高速儲存需求增加,PCIe 5.0 每通道速率提升至 32 GT/s,單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗,收到電路板並進行測試後,才發現眼圖閉合、誤碼率升高。重新進行模擬分析,才發現問題來自累積的設計細節:阻抗偏差、玻纖效應與過孔殘樁,每一項單獨看都未必致命,但在 16 GHz 奈奎斯特頻率下疊加,就可能使鏈路失效。 PCIe 5.0 仍採用不歸零(NRZ)調變與 128b/130b 編碼,但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量,連接器、線纜與重定時器占用大部分預算,留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗,從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證,建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計,量產管控公差建議控制在 ±8% 以內,而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統:由平面、覆銅、走線及過孔組成的完整銅網路,用於提供乾淨、穩定的電壓。 控制 IR 壓降:銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔(2 oz 以上),將電壓維持在容差範圍內。 縮小迴路面積:將去耦電容靠近電源腳位,並使用短而寬的走線,以應對快速瞬態電流。 按需增加過孔:單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視:透過可靠製造商驗證銅厚、蝕刻及層疊,確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電,我一度以為所有問題都源於電源,但事實並非如此。我測試了穩壓器、更換了電容,甚至檢查了工作台電源。最後發現,問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線:它將 5 V 電源送到負載,途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」;它是由平面、覆銅、走線及過孔構成的完整銅結構,用來將電源軌傳送到所有需要它的元件。 如果不認真處理,就會出現電壓下陷及噪聲,以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路:它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南:Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環:即使 Signal Integrity 看起來良好,只要資料沒有落在正確的 Setup/Hold Window 內,系統仍然可能失效。 掌握四個核心時序參數:Setup Time、Hold Time、Clock Skew 與 Propagation Delay,都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要:它們可以降低 Delay Mismatch,並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用:Static Timing Analysis 適合全面檢查 Timing Path,而 SPICE/IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin:Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南:Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵:尤其當 BGA Pitch 降至 0.5 mm 或更小時,逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式:0.5 mm 以上通常可以使用 Dogbone Fanout;更細 Pitch 則應考慮 Via-in-Pad,並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度:Stacked/Staggered Microvia 能增加 Routing Channel,並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱:兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致,以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮:只有將佈線策略與實際 PCB 製程能力匹配,才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上,按下「Route」之後,就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策:阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0,32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會,這個速率已經進入微波頻段,奈奎斯特頻率來到16GHz,諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板,結果出現各種偶發故障:冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析,問題幾乎都來自PCB實體層:過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗,整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω,但公差絕對不能沿用4.0的±10%,量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制,不能拿網路上的通用數值直接套用,一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化,如果通道總長偏長,一定得更換低損耗板材,Megtron 6、Nelco 4000-13SI都是業界常用料;若是板內Lane走線很短,也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......